周期。如果該傳輸值(TX)為邏輯低電平，那么TXIR將輸出一個7bit時鐘周期的低電平、一個3-bit時鐘周期的高電平與一個6-bit時鐘周期的低電平。如果傳輸值是一個邏輯高電平，那么TXIR將輸出一整個16位時鐘周期低電平。
[0033]請參照圖6，所述紅外發(fā)射模塊包括一 TFDS4500芯片，所述TFDS4500芯片的第
2、7端分別作為RXIR_T端、TXIR_T端，所述TFDS4500芯片的第3端和第5端之間連接有第八電容C8，所述TFDS4500芯片的第3端與所述第一電源模塊的第三輸出端連接，所述TFDS4500芯片的第4端接地，所述TFDS4500芯片的第8端經(jīng)第六電阻R6與所述第一電源模塊的第三輸出端連接。
[0034]請參照圖7，所述第二電源模塊包括第二電源接口 P2，所述電源接口 P2的第I端作為所述第二電源模塊的第一輸出端提供+12V電壓并分別與第十二電容C12的正極、第十三電容C13的一端及一 LM7805CT芯片的第I端連接，所述第十二電容C12的負極、第十三電容C13的另一端及LM7805CT芯片的第2端接地，所述LM7805CT芯片的第3端作為所述第二電源模塊的第二輸出端提供+5V電壓并分別與第二十二電容C22的一端及第二AZ1084D-3.3芯片的第3端連接，所述第二十二電容C22的另一端及第二 AZ1084D-3.3芯片的第I端接地，所述第二 AZ1084D-3.3芯片的第2端作為所述第二電源模塊的第三輸出端提供+3.3V電壓并分別與第^ 電容Cll的正極、第九電容C9的一端及第十五電阻R15的一端連接，所述第十五電阻R15的另一端與第二發(fā)光二極管LED2的正極連接，所述第十一電容Cll的負極、第九電容C9的另一端及第二發(fā)光二極管LED2的負極接地。
[0035]請參照圖8，所述紅外接收模塊包括一 TFDS4500芯片，所述TFDS4500芯片的第2、7端分別作為RXIR_R端、TXIR_R端，所述TFDS4500芯片的第3端和第5端之間連接有第十七電容C17，所述TFDS4500芯片的第3端與所述第二電源模塊的第三輸出端連接，所述TFDS4500芯片的第4端接地，所述TFDS4500芯片的第8端經(jīng)第十四電阻R14與所述第一電源模塊的第三輸出端連接。
[0036]請參照圖9，所述解碼模塊包括一 MCP2120芯片，所述MCP2120芯片的第I端與所述第二電源模塊的第三輸出端連接，所述MCP2120芯片的第2、3端連接一晶振電路，所述MCP2120芯片的第4、7、8、13端分別經(jīng)第九電阻R9、第十電阻R10、第^^一電阻R11、第十六電阻R16與所述第二電源模塊的第三輸出端連接，所述MCP2120芯片的第5、6端分別作為RXIR_R端、TXIR_I^i|，所述MCP2120芯片的第9、10、14端接地，所述MCP2120芯片的第14端經(jīng)第十四電容C14與所述第二電源模塊的第三輸出端連接，所述MCP2120芯片的第11端與第一保護二極管Dl的Kl端及第十三電阻R13的一端連接，所述第十三電阻R13的另一端作為RXl端，所述MCP2120芯片的第12端與所述第一保護二極管Dl的K2端及第十二電阻R12的一端連接，所述第十二電阻R12的另一端作為TXl端，所述第一保護二極管Dl的A端接地；所述第一保護二極管Dl包括兩個二極管，所述兩個二極管的正極相連接并作為A端，所述兩個二極管的負極分別作為Kl端和K2端；所述第一保護二極管Dl的作用是保護MCP2120芯片，防止瞬間大電流或大電壓造成IC損壞；一個零件D2中有兩個保護二極管，可保護RX/TX回路；所述MCP2120芯片工作匹配晶振工作頻率為7.3728MHz ;如圖13所示為調(diào)試信號解碼過程，每bit數(shù)值含16-bit時鐘周期。如果接收到的數(shù)值是一個邏輯低電平數(shù)值，那么RXIR前3-bit時鐘周期為低電平，然后余下的13-bit時鐘周期將為高電平。如果接收到的數(shù)值為邏輯高電平，那么RXIR將為一整個16位時鐘周期的高電平。
[0037]請參照圖10，所述命令轉(zhuǎn)換模塊包括一 MCU_51單片機，所述MCU_51單片機為80C51，所述MCU_51單片機的第10、11、14、15端分別作為RXl端、TXl端、SCL端和SDA端，所述MCU_51單片機的第17端與第十七電阻R17的一端連接，所述第十七電阻R17的另一端與第三發(fā)光二極管LED3的正極連接，所述第三發(fā)光二極管LED3的負極接地，所述MCU_51單片機的第18端和第19端之間連接一晶振電路，所述MCU_51單片機的第9端與第二十六電阻R26的一端、第二十電阻R20的一端及第二十五電容C25的負極連接，所述第二十六電阻R26的另一端及第二十電阻R20的另一端接地，所述MCU_51單片機的第31、40端及所述第二十五電容C25的負極的正極與所述第二電源模塊的第二輸出端連接，所述MCU_51單片機的第20端接地，所述MCU_51單片機程序流程圖如圖14所示。
[0038]請參照圖11，所述VGA接口的CNl的第4端、CN2的第4端及CM的第4端皆經(jīng)一開關(guān)作為RXl端，所述VGA接口的CNl的第11端、CN2的第11端及CM的第11端皆經(jīng)一開關(guān)作為TXl端，所述VGA接口的CNl的第12端、CN2的第12端及CM的第12端皆經(jīng)一開關(guān)作為SDA端，所述VGA接口的CNl的第15端、CN2的第15端及CM的第15端皆經(jīng)一開關(guān)作為SCL端；所述CNl的第5、6、7、10端接地，所述CN2的第5、6、7、10端接地，所述CN4的第5、6、7、10端接地；還包括一 SIP_4，所述SIP_4的第I端接地，第2端作為RXl端，第3端作為TXl端。
[0039]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【主權(quán)項】
1.一種UART自動化無線通訊系統(tǒng)，其特征在于:包括一發(fā)射端和一接收端，所述發(fā)射端包括一上位機接口、第一電源模塊、一電平轉(zhuǎn)換模塊、一編碼模塊和一紅外發(fā)射模塊，所述接收端包括一紅外接收模塊、一解碼模塊、第二電源模塊、一命令轉(zhuǎn)換模塊和一 VGA接口，所述上位機接口與電平轉(zhuǎn)換模塊、編碼模塊、紅外發(fā)射模塊依次連接，所述第一電源模塊分別與電平轉(zhuǎn)換模塊、編碼模塊、紅外發(fā)射模塊連接；所述紅外接收模塊與解碼模塊、命令轉(zhuǎn)換模塊、VGA接口依次連接，所述第二電源模塊分別與紅外接收模塊、解碼模塊、命令轉(zhuǎn)換模塊連接，所述解碼模塊與所述VGA接口連接； 所述上位機接口輸出的數(shù)據(jù)經(jīng)所述電平轉(zhuǎn)換模塊電平轉(zhuǎn)換后輸送給所述編碼模塊，所述編碼模塊對電平轉(zhuǎn)換后的數(shù)據(jù)進行編碼，所述紅外發(fā)射模塊將編碼后的信號以紅外線信號發(fā)射出去；所述紅外接收模塊接收紅外發(fā)射模塊發(fā)射的紅外線信號并傳輸給解碼模塊，解碼模塊對信號進行解碼調(diào)制，并將數(shù)據(jù)直接或經(jīng)命令轉(zhuǎn)化模塊轉(zhuǎn)化后通過所述VGA接口發(fā)送至待測機器，所述待測機器為TV、普通顯示器或多功能顯示器。2.根據(jù)權(quán)利要求1所述的UART自動化無線通訊系統(tǒng)，其特征在于:所述第一電源模塊包括第一電源接口 P1，所述電源接口 Pl的第I端作為所述第一電源模塊的第一輸出端并分別與第三電容C3的正極、第四電容C4的一端及一 AS7805芯片的第I端連接，所述第三電容C3的負極、第四電容C4的另一端及AS7805芯片的第2端接地，所述AS7805芯片的第3端作為所述第一電源模塊的第二輸出端并分別與第十電容ClO的一端及第一 AZ1084D-3.3芯片的第3端連接，所述第十電容ClO的另一端及第一 AZ1084D-3.3芯片的第I端接地，所述第一 AZ1084D-3.3芯片的第2端作為所述第一電源模塊的第三輸出端并分別與第二電容C2的正極、第一電容Cl的一端及第七電阻R7的一端連接，所述第七電阻R7的另一端與第一發(fā)光二極管LEDl的正極連接，所述第二電容C2的負極、第一電容Cl的另一端及第一發(fā)光二極管LEDl的負極接地。3.根據(jù)權(quán)利要求1所述的UART自動化無線通訊系統(tǒng)，其特征在于:所述電平轉(zhuǎn)換模塊包括一 MAX232芯片，所述MAX232芯