專利名稱：遙控發(fā)射處理器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種遙控發(fā)射處理器電路。
背景技術(shù)：
紅外遙控技術(shù)近年來在電子領(lǐng)域，尤其是在家電領(lǐng)域如彩電、DVD、空調(diào)等得到了 迅猛發(fā)展和廣泛應(yīng)用。隨著人們生活水平的提高，對產(chǎn)品的追求是使用更方便、更具智能 化，對遙控器的按鍵支持數(shù)目、整機開發(fā)時間、整機成本、功耗指標等要求也有了更高的要 求。一般用于紅外遙控發(fā)射的微控制器電路，其按鍵掃描端口在應(yīng)用中都固定為單純 的輸入口或者輸出口，鍵盤采用矩陣的形式。以實現(xiàn)64個按鍵為例，最少的鍵掃描端口配 置為8個輸入口和8個輸出口。再加上必有的VDD、GND、發(fā)碼端口和至少一個晶振引腳，總 共是20個引腳。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的遙控發(fā)射處理器電路引腳較多的技術(shù)問題，有必要提供一種 能夠減少引腳數(shù)目的遙控發(fā)射處理器電路。一種遙控發(fā)射處理器電路，包括端口電路和端口掃描電路，該端口掃描電路用 于控制該端口電路的輸入和輸出的切換，該端口掃描電路包括振蕩器和端口方向選擇寄存 器，該遙控發(fā)射處理器電路在待機狀態(tài)下，該振蕩器產(chǎn)生并輸出振蕩信號至該端口方向選 擇寄存器，該端口方向選擇寄存器產(chǎn)生端口掃描信號，該端口掃描信號將該端口電路的端 口從輸入狀態(tài)轉(zhuǎn)換為輸出的狀態(tài)。其中，該端口電路包括上拉電路，該端口掃描信號將該端口電路的端口由高電平 轉(zhuǎn)換為低電平。該端口電路包括下拉電路，該端口掃描信號將該端口電路的端口由低電平 轉(zhuǎn)換為高電平。該端口電路包括12個端口。該遙控發(fā)射處理器電路還包括載波發(fā)送電路，該載波發(fā)送電路包括依次連接的包 絡(luò)產(chǎn)生電路、載波產(chǎn)生電路和發(fā)碼端口，該包絡(luò)產(chǎn)生電路根據(jù)該遙控發(fā)射處理器電路的發(fā) 碼指令產(chǎn)生發(fā)碼包絡(luò)，該載波產(chǎn)生電路根據(jù)該發(fā)碼包絡(luò)控制該發(fā)碼端口發(fā)出載波。該載波發(fā)送電路還包括與該發(fā)碼端口連接的半載波抑制電路，當該遙控發(fā)射處理 器電路停止發(fā)碼時，該半載波抑制電路接收停止發(fā)碼指令，并在該發(fā)碼包絡(luò)的消失處抑制 半個載波的出現(xiàn)。該遙控發(fā)射處理器電路還包括復(fù)位控制電路，該復(fù)位控制電路用于控制該遙控發(fā) 射處理器電路的復(fù)位電壓，該復(fù)位控制電路包括上電復(fù)位電路和預(yù)熱計數(shù)器，該上電復(fù)位 電路用于將該遙控發(fā)射處理器電路上電復(fù)位，該預(yù)熱計數(shù)器在該遙控發(fā)射處理器電路上電 復(fù)位后，進行系統(tǒng)時鐘計數(shù)以對該遙控發(fā)射處理器電路進行預(yù)熱。該預(yù)熱計數(shù)器是17-bit 預(yù)熱計數(shù)器，該預(yù)熱計數(shù)器計滿65536個系統(tǒng)時鐘后該遙控發(fā)射處理器電路預(yù)熱結(jié)束。該復(fù)位控制電路還包括低壓檢測電路和去抖動電路，該低壓檢測電路用于檢測該
4遙控發(fā)射處理器電路的低壓狀態(tài)，該去抖動電路根據(jù)該遙控發(fā)射處理器電路的低壓狀態(tài)， 控制該遙控發(fā)射處理器電路在時鐘計數(shù)后低壓復(fù)位。該低壓檢測電路檢測到該遙控發(fā)射處 理器電路處于工作狀態(tài)，該去抖動電路進行2048個系統(tǒng)時鐘計數(shù)后，控制該遙控發(fā)射處理 器電路低壓復(fù)位。該低壓檢測電路檢測到該遙控發(fā)射處理器電路處于待機狀態(tài)，該去抖動 電路進行16個掃描時鐘計數(shù)后，控制該遙控發(fā)射處理器電路低壓復(fù)位。該遙控發(fā)射處理器電路還包括一次性可編程存儲器，該一次性可編程存儲器用于 存儲該遙控發(fā)射處理器電路的發(fā)碼碼型。該遙控發(fā)射處理器電路還包括時序電路，該時序電路包括分頻器、選擇電路和時 鐘產(chǎn)生電路，該分頻器用于將該遙控發(fā)射處理器電路的外部晶振電路產(chǎn)生的高頻振蕩信號 分頻，該選擇電路用于選擇該遙控發(fā)射處理器電路的外部晶振電路產(chǎn)生的低頻振蕩信號或 者高頻振蕩信號分頻后的信號，該時鐘產(chǎn)生電路根據(jù)該選擇電路選擇的信號向該遙控發(fā)射 處理器電路提供系統(tǒng)時鐘。與現(xiàn)有技術(shù)相比，本發(fā)明的遙控發(fā)射處理器電路包括該端口掃描電路，通過該端 口掃描電路控制該端口電路的輸入和輸出的切換，從而實現(xiàn)對該端口電路的復(fù)用。本發(fā)明 的遙控發(fā)射處理器電路能夠?qū)崿F(xiàn)僅用12個按鍵掃描端口實現(xiàn)多達78個按鍵，從而減少了 該遙控發(fā)射處理器電路的引腳數(shù)目。


圖1是本發(fā)明的遙控發(fā)射處理器電路的示意圖。圖2是本發(fā)明第一實施方式的遙控發(fā)射處理器電路的外圍電路示意圖。圖3是本發(fā)明的遙控發(fā)射處理器電路的端口掃描電路的示意圖。圖4是本發(fā)明的遙控發(fā)射處理器電路的端口掃描電路的掃描波形圖。圖5是本發(fā)明的遙控發(fā)射處理器電路的復(fù)位控制電路的示意圖。圖6是本發(fā)明的遙控發(fā)射處理器電路的載波發(fā)送電路的示意圖。圖7是本發(fā)明的遙控發(fā)射處理器電路的載波發(fā)送電路的波形示意圖。圖8是圖7所示的載波發(fā)送電路的波形的VDI部分的放大示意圖。圖9是本發(fā)明的遙控發(fā)射處理器電路的時序電路的示意圖。圖10是本發(fā)明第二實施方式的遙控發(fā)射處理器電路的外圍電路示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明作進一步 的詳細描述。請參閱圖1、圖1是本發(fā)明的遙控發(fā)射處理器電路的示意圖。該遙控發(fā)射處理器電 路19包括處理器12、存儲器13、端口掃描電路14、載波發(fā)送電路15、時序電路16、復(fù)位控制 電路17和端口電路18。該存儲器13、該端口掃描電路14、該載波發(fā)送電路15、該時序電路 16和該復(fù)位控制電路17分別與該處理器12連接。該端口掃描電路14通過控制該端口電 路18的輸入和輸出的切換，從而實現(xiàn)對按鍵矩陣電路11的控制。該端口電路18包括12個端口，定義該12個端口依次為POO、P01、P02、P03、P10、 P11、P12、P13、P20、P21、P22、P23。該遙控發(fā)射處理器電路19還包括一 VDD端口、一 GND端
5口、一外部晶振電路輸入端口和一發(fā)碼端口。該VDD端口和GND端口連接該復(fù)位控制電路 17。該外部晶振電路輸入端口連接該時序電路16。該發(fā)碼端口連接該載波發(fā)送電路15。即 該遙控發(fā)射處理器電路19共包括16個輸入輸出端口。該存儲器13是一次性可編程存儲器(One-Time Programmable ROM)。該一次性可 編程存儲器用于存儲該遙控發(fā)射處理器電路19的發(fā)碼碼型。通過對該存儲器13編程，可 以使該遙控發(fā)射處理器電路19實現(xiàn)多種不同的發(fā)射碼型，從而克服了使用專用遙控發(fā)射 電路換碼型需換芯片型號的問題，進而降低了該遙控發(fā)射處理器電路19開發(fā)時間和開發(fā) 成本。請一并參閱圖1、圖2，圖2是本發(fā)明第一實施方式的遙控發(fā)射處理器電路19的外 圍電路示意圖。該按鍵矩陣電路11包括以矩陣形式排列的78個按鍵，該78個按鍵分12 行排列，每行的按鍵數(shù)目從一個依次遞增到12個。每一行按鍵連接該端口電路18的一個 端口。晶振電路產(chǎn)生頻率為455KHZ的低頻振蕩信號，該低頻振蕩信號經(jīng)由該遙控發(fā)射處理 器電路19的外部晶振電路輸入端口輸入到該時序電路16。該遙控發(fā)射處理器電路19的 VDD端口連接一紅外發(fā)光二極管的正極，該紅外發(fā)光二極管的負極連接三極管的集電極，該 三極管的基極通過一電阻連接該遙控發(fā)射處理器電路19的發(fā)碼端口，該三極管的發(fā)射極 通過另一電阻接地。在本實施方式中，該遙控發(fā)射處理器電路19形成一紅外遙控發(fā)射處理 器電路。請一并參閱圖3、圖4，圖3是本發(fā)明的遙控發(fā)射處理器電路18的端口掃描電路14 的示意圖，圖4是本發(fā)明的遙控發(fā)射處理器電路18的端口掃描電路14的掃描波形圖。該 端口掃描電路14用于控制該端口電路18的輸入和輸出的切換。該端口掃描電路14包括 振蕩器141和端口方向選擇寄存器142，該振蕩器141是低功耗內(nèi)置振蕩器。該遙控發(fā)射 處理器電路19在待機狀態(tài)下，該振蕩器141產(chǎn)生并輸出振蕩信號至該端口方向選擇寄存器 142，該端口方向選擇寄存器142產(chǎn)生端口掃描信號，該端口掃描信號將該端口電路18的端 口依次從輸入狀態(tài)轉(zhuǎn)換為輸出的狀態(tài)。若該端口電路18包括上拉電路，當該遙控發(fā)射處理器電路19進入待機狀態(tài)后，該 振蕩器141使能，產(chǎn)生低頻的振蕩信號。該振蕩信號對該端口方向選擇寄存器142作用，從 而依次將該端口電路18的端口從輸入狀態(tài)轉(zhuǎn)換為輸出“0”的狀態(tài)。如在tl時間段，該端 口電路18的所有端口中，只有POO端口輸出“0”，其它端口均為輸入上拉狀態(tài)。此時，只有 POO端口對應(yīng)的一排按鍵可以喚醒系統(tǒng)。同理，在t2時間段P03對應(yīng)的一排按鍵可以喚醒 系統(tǒng)。若該端口電路18包括下拉電路，該端口電路18的端口的電平轉(zhuǎn)換與圖4中剛好相 反，即該端口掃描信號將該端口電路18的端口由低電平轉(zhuǎn)換為高電平。由于該遙控發(fā)射處 理器電路19內(nèi)置的振蕩器141在待機狀態(tài)下工作，該振蕩器141是低功耗的，因此，降低了 該遙控發(fā)射處理器電路19的功耗。請一并參閱圖5，圖5是本發(fā)明的遙控發(fā)射處理器電路19的復(fù)位控制電路17的示 意圖。該復(fù)位控制電路17用于控制該遙控發(fā)射處理器電路19的復(fù)位電壓，從而保證該遙 控發(fā)射處理器電路19正常上下電。該復(fù)位控制電路17包括上電復(fù)位電路171、預(yù)熱計數(shù)器 172、低壓檢測電路173和去抖動電路174。該上電復(fù)位電路171和該預(yù)熱計數(shù)器172相配 合，控制該遙控發(fā)射處理器電路19的上電復(fù)位。該低壓檢測電路173和去抖動電路174相 配合，控制該遙控發(fā)射處理器電路19的低壓復(fù)位。
該上電復(fù)位電路171用于將該遙控發(fā)射處理器電路19上電復(fù)位，該預(yù)熱計數(shù)器 172在該遙控發(fā)射處理器電路19上電復(fù)位后，進行系統(tǒng)時鐘計數(shù)以對該遙控發(fā)射處理器電 路19進行預(yù)熱。在本實施方式中，該預(yù)熱計數(shù)器172是17-bit預(yù)熱計數(shù)器，該預(yù)熱計數(shù)器 172計滿65536個系統(tǒng)時鐘后該遙控發(fā)射處理器電路19預(yù)熱結(jié)束，開始正常運行用戶程序。該低壓檢測電路173用于檢測該遙控發(fā)射處理器電路19的低壓狀態(tài)，該去抖動電 路174根據(jù)該遙控發(fā)射處理器電路19的低壓狀態(tài)，控制該遙控發(fā)射處理器電路19在時鐘 計數(shù)后低壓復(fù)位。在本實施方式中，若該低壓檢測電路173檢測到該遙控發(fā)射處理器電路 19處于工作狀態(tài)，該去抖動電路174進行2048個系統(tǒng)時鐘計數(shù)后，控制該遙控發(fā)射處理器 電路19低壓復(fù)位。若該低壓檢測電路173檢測到該遙控發(fā)射處理器電路19處于待機狀態(tài)， 該去抖動電路174進行16個掃描時鐘計數(shù)后，控制該遙控發(fā)射處理器電路19低壓復(fù)位。通 過設(shè)置該低壓檢測電路173和該去抖動電路174，可以防止在按鍵發(fā)碼的瞬間，該遙控發(fā)射 處理器電路19工作電流大造成電池內(nèi)阻分壓變大，從而對該遙控發(fā)射處理器電路19的供 電電壓下降而造成不應(yīng)該的低壓復(fù)位。請參閱圖6，圖6是本發(fā)明的遙控發(fā)射處理器電路19的載波發(fā)送電路15的示意 圖。該載波發(fā)送電路15包括包絡(luò)產(chǎn)生電路151、載波產(chǎn)生電路152、半載波抑制電路153和 發(fā)碼端口 154。該包絡(luò)產(chǎn)生電路151、載波產(chǎn)生電路152和該發(fā)碼端口 154依次連接，該包 絡(luò)產(chǎn)生電路151根據(jù)該遙控發(fā)射處理器電路19的發(fā)碼指令產(chǎn)生發(fā)碼包絡(luò)，該載波產(chǎn)生電路 152根據(jù)該發(fā)碼包絡(luò)控制該發(fā)碼端口 154發(fā)出載波。當該遙控發(fā)射處理器電路19停止發(fā)碼 時，該半載波抑制電路153接收停止發(fā)碼指令，并在該發(fā)碼包絡(luò)的消失處抑制半個載波的 出現(xiàn)。請一并參閱圖7、圖8，圖7是本發(fā)明的遙控發(fā)射處理器電路19的載波發(fā)送電路15 的波形示意圖，圖8是圖7所示的載波發(fā)送電路15的波形的VDI部分的放大示意圖。圖7中 波形Cl表示包絡(luò)波形，C2表示發(fā)碼波形。該發(fā)碼波形的高電平時間t3為8. 77us，發(fā)碼波 形的周期t4為26. 3us。當該遙控發(fā)射處理器電路19停止發(fā)碼時，該半載波抑制電路153 接收停止發(fā)碼指令，并在該發(fā)碼包絡(luò)的下降沿處抑制半個載波的出現(xiàn)。本發(fā)明的遙控發(fā)射 處理器電路19內(nèi)置的載波發(fā)送電路15能根據(jù)軟件的設(shè)定發(fā)出所需載波，并備有抑制半個 載波的功能設(shè)計，從而保證任何允許長度的包絡(luò)下所發(fā)載波的完整性。請參閱圖9，圖9是本發(fā)明的遙控發(fā)射處理器電路19的時序電路16的示意圖。該 時序電路16包括分頻器161、選擇電路162和時鐘產(chǎn)生電路163，該分頻器161用于將該遙 控發(fā)射處理器電路19的外部晶振電路產(chǎn)生的高頻振蕩信號分頻。該選擇電路162用于選 擇該遙控發(fā)射處理器電路19的外部晶振電路產(chǎn)生的低頻振蕩信號或者高頻振蕩信號分頻 后的信號。該時鐘產(chǎn)生電路163根據(jù)該選擇電路162選擇的信號向該遙控發(fā)射處理器電路 19提供系統(tǒng)時鐘。在本實施方式中，外部晶振電路產(chǎn)生的高頻振蕩信號的頻率為3. 64MHz。 該分頻器161是8分頻器，該時鐘產(chǎn)生電路163向該遙控發(fā)射處理器電路19提供4相時 鐘。本發(fā)明的遙控發(fā)射處理器電路19的時序電路16可以使用兩種頻率的振蕩信號，當外 部晶振電路使用455KHZ晶振時，該晶振產(chǎn)生的振蕩信號直接輸入該選擇電路162。當外部 晶振電路使用3. 64MHz晶振時，振蕩信號經(jīng)過該分頻器161的8分頻后得到455KHz的振蕩 信號，從而達到與使用455KHZ晶振一樣的效果，拓寬了該遙控發(fā)射處理器電路19的應(yīng)用范 圍。
與現(xiàn)有技術(shù)相比，本發(fā)明的遙控發(fā)射處理器電路19包括該端口掃描電路14，通過 該端口掃描電路14控制該端口電路18的輸入和輸出的切換，從而實現(xiàn)對該端口電路18的 復(fù)用。本發(fā)明的遙控發(fā)射處理器電路19能夠?qū)崿F(xiàn)僅用12個按鍵掃描端口實現(xiàn)多達78個 按鍵，從而減少了該遙控發(fā)射處理器電路19的引腳數(shù)目。請參閱圖10，圖10是本發(fā)明第二實施方式的遙控發(fā)射處理器電路的外圍電路示 意圖。該遙控發(fā)射處理器電路29的外圍電路與第一實施方式的遙控發(fā)射處理器電路的外 圍電路結(jié)構(gòu)相似，不同之處在于，該遙控發(fā)射處理器電路29的外部晶振電路采用3. 64MHz 的晶振。該3. 64MHz的晶振的引腳分別與該遙控發(fā)射處理器電路29的外部晶振電路輸入 端口、端口電路的POO端口連接。該晶振產(chǎn)生的3. 64MHz的振蕩信號經(jīng)過該遙控發(fā)射處理 器電路29的分頻器的8分頻后得到455KHz的振蕩信號，從而達到與使用455KHz晶振一樣 的效果。由于該3. 64MHz的晶振占用了該端口電路的POO端口，因此，與該端口電路連接的 按鍵矩陣電路21最多包括66個按鍵。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應(yīng) 當理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實施例。
8
權(quán)利要求
一種遙控發(fā)射處理器電路，包括端口電路，其特征在于，該遙控發(fā)射處理器電路還包括端口掃描電路，該端口掃描電路用于控制該端口電路的輸入和輸出的切換，該端口掃描電路包括振蕩器和端口方向選擇寄存器，該遙控發(fā)射處理器電路在待機狀態(tài)下，該振蕩器產(chǎn)生并輸出振蕩信號至該端口方向選擇寄存器，該端口方向選擇寄存器產(chǎn)生端口掃描信號，該端口掃描信號將該端口電路的端口從輸入狀態(tài)轉(zhuǎn)換為輸出的狀態(tài)。
2.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該端口電路包括上拉電路， 該端口掃描信號將該端口電路的端口由高電平轉(zhuǎn)換為低電平。
3.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該端口電路包括下拉電路， 該端口掃描信號將該端口電路的端口由低電平轉(zhuǎn)換為高電平。
4.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該端口電路包括12個端
5.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該遙控發(fā)射處理器電路還 包括載波發(fā)送電路，該載波發(fā)送電路包括依次連接的包絡(luò)產(chǎn)生電路、載波產(chǎn)生電路和發(fā)碼 端口，該包絡(luò)產(chǎn)生電路根據(jù)該遙控發(fā)射處理器電路的發(fā)碼指令產(chǎn)生發(fā)碼包絡(luò)，該載波產(chǎn)生 電路根據(jù)該發(fā)碼包絡(luò)控制該發(fā)碼端口發(fā)出載波。
6.如權(quán)利要求5所述的遙控發(fā)射處理器電路，其特征在于該載波發(fā)送電路還包括與 該發(fā)碼端口連接的半載波抑制電路，當該遙控發(fā)射處理器電路停止發(fā)碼時，該半載波抑制 電路接收停止發(fā)碼指令，并在該發(fā)碼包絡(luò)的消失處抑制半個載波的出現(xiàn)。
7.如權(quán)利要求6所述的遙控發(fā)射處理器電路，其特征在于該半載波抑制電路在該發(fā) 碼包絡(luò)的下降沿抑制半個載波的出現(xiàn)。
8.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該遙控發(fā)射處理器電路還 包括復(fù)位控制電路，該復(fù)位控制電路用于控制該遙控發(fā)射處理器電路的復(fù)位電壓，該復(fù)位 控制電路包括上電復(fù)位電路和預(yù)熱計數(shù)器，該上電復(fù)位電路用于將該遙控發(fā)射處理器電路 上電復(fù)位，該預(yù)熱計數(shù)器在該遙控發(fā)射處理器電路上電復(fù)位后，進行系統(tǒng)時鐘計數(shù)以對該 遙控發(fā)射處理器電路進行預(yù)熱。
9.如權(quán)利要求8所述的遙控發(fā)射處理器電路，其特征在于該預(yù)熱計數(shù)器是17-bit預(yù) 熱計數(shù)器，該預(yù)熱計數(shù)器計滿65536個系統(tǒng)時鐘后該遙控發(fā)射處理器電路預(yù)熱結(jié)束。
10.如權(quán)利要求8所述的遙控發(fā)射處理器電路，其特征在于該復(fù)位控制電路還包括低 壓檢測電路和去抖動電路，該低壓檢測電路用于檢測該遙控發(fā)射處理器電路的低壓狀態(tài)， 該去抖動電路根據(jù)該遙控發(fā)射處理器電路的低壓狀態(tài)，控制該遙控發(fā)射處理器電路在時鐘 計數(shù)后低壓復(fù)位。
11.如權(quán)利要求10所述的遙控發(fā)射處理器電路，其特征在于該低壓檢測電路檢測到 該遙控發(fā)射處理器電路處于工作狀態(tài)，該去抖動電路進行2048個系統(tǒng)時鐘計數(shù)后，控制該 遙控發(fā)射處理器電路低壓復(fù)位。
12.如權(quán)利要求10所述的遙控發(fā)射處理器電路，其特征在于該低壓檢測電路檢測到 該遙控發(fā)射處理器電路處于待機狀態(tài)，該去抖動電路進行16個掃描時鐘計數(shù)后，控制該遙 控發(fā)射處理器電路低壓復(fù)位。
13.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該遙控發(fā)射處理器電路還 包括一次性可編程存儲器，該一次性可編程存儲器用于存儲該遙控發(fā)射處理器電路的發(fā)碼碼型。
14.如權(quán)利要求1所述的遙控發(fā)射處理器電路，其特征在于該遙控發(fā)射處理器電路還 包括時序電路，該時序電路包括分頻器、選擇電路和時鐘產(chǎn)生電路，該分頻器用于將該遙控 發(fā)射處理器電路的外部晶振電路產(chǎn)生的高頻振蕩信號分頻，該選擇電路用于選擇該遙控發(fā) 射處理器電路的外部晶振電路產(chǎn)生的低頻振蕩信號或者高頻振蕩信號分頻后的信號，該時 鐘產(chǎn)生電路根據(jù)該選擇電路選擇的信號向該遙控發(fā)射處理器電路提供系統(tǒng)時鐘。
15.如權(quán)利要求14所述的遙控發(fā)射處理器電路，其特征在于該遙控發(fā)射處理器電路 的外部晶振電路產(chǎn)生的低頻振蕩信號頻率為455KHz。
16.如權(quán)利要求14所述的遙控發(fā)射處理器電路，其特征在于該遙控發(fā)射處理器電路 的外部晶振電路產(chǎn)生的高頻振蕩信號頻率為3. 64MHz。
17.如權(quán)利要求14所述的遙控發(fā)射處理器電路，其特征在于該分頻器是8分頻器，該 時鐘產(chǎn)生電路向該遙控發(fā)射處理器電路提供4相時鐘。
全文摘要
本發(fā)明涉及一種遙控發(fā)射處理器電路，包括端口電路和端口掃描電路，該端口掃描電路用于控制該端口電路的輸入和輸出的切換，該端口掃描電路包括振蕩器和端口方向選擇寄存器，該遙控發(fā)射處理器電路在待機狀態(tài)下，該振蕩器產(chǎn)生并輸出振蕩信號至該端口方向選擇寄存器，該端口方向選擇寄存器產(chǎn)生端口掃描信號，該端口掃描信號將該端口電路的端口依次從輸入狀態(tài)轉(zhuǎn)換為輸出的狀態(tài)。本發(fā)明的遙控發(fā)射處理器電路減少了引腳數(shù)目。
文檔編號G08C23/04GK101944285SQ20091005445
公開日2011年1月12日 申請日期2009年7月7日 優(yōu)先權(quán)日2009年7月7日
發(fā)明者馮兵, 王會剛, 趙海, 郁駿, 陸健, 顧曉紅, 高慶 申請人:無錫華潤矽科微電子有限公司