本發(fā)明屬于金融設(shè)備技術(shù)領(lǐng)域，具體涉及一種鈔票厚度檢測模塊。

背景技術(shù)：

鈔票厚度的識別技術(shù)是銀行計數(shù)機、清分機中非常重要的檢測技術(shù)。目前，在國內(nèi)假幣大量流行，銀行迫切希望金融設(shè)備廠商盡快發(fā)明鈔票厚度檢測設(shè)備。而在國外一般用超聲波方法檢測厚度，但精度低、穩(wěn)定性不好、受環(huán)境影響大等。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于解決上述技術(shù)問題而提供一種鈔票厚度檢測模塊。

為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種鈔票厚度檢測模塊，包括：

霍爾模組，用于將由鈔票厚度引起的磁通量變化轉(zhuǎn)換成差分模擬電壓信號；

信號調(diào)理電路，與所述霍爾模組相連接，用于將所述霍爾模組輸出的差分模擬電壓信號調(diào)理至AD采集電路的檢測范圍內(nèi)；

所述AD采集電路，與所述信號調(diào)理電路相連接，用于采集經(jīng)過所述信號調(diào)理電路調(diào)理后輸出的模擬電壓信號并轉(zhuǎn)換成數(shù)字電壓信號；

信號處理器，與所述AD采集電路相連接，用于控制所述AD采集電路進行模擬-數(shù)字信號轉(zhuǎn)換，并讀取所述AD采集電路轉(zhuǎn)換輸出的數(shù)字電壓信號，然后根據(jù)該數(shù)字信號輸出檢測結(jié)果。

所述信號處理器為DSP信號處理器。

所述霍爾模組采用DNF6霍爾芯片。

所述信號調(diào)理電路包括：

運算放大器，輸入端與所述霍爾模組的輸出端相連接，用于將所述霍爾模組輸出的差分模擬電壓信號轉(zhuǎn)換成單端的模擬信號輸出到所述AD采集電路。

所述AD采集電路包括：

差分驅(qū)動器、模數(shù)轉(zhuǎn)換器ADC、基準電壓源模塊；所述差分驅(qū)動器的輸入端連接所述運算放大器的輸出端，所述差分驅(qū)動器的輸出端連接所述模數(shù)轉(zhuǎn)換器ADC的輸入端，所述基準電壓源模塊連接所述差分驅(qū)動器、模數(shù)轉(zhuǎn)換器ADC。

本發(fā)明鈔票厚度檢測模塊，可以實現(xiàn)在鈔票快速運動過程中對的厚度的變化進行快速精確的檢測，被檢測的鈔票通過模塊后會引起霍爾模組的磁通量的微小變化，從而輸出一個模擬電壓信號，該信號與厚度成一定的比例，該信號經(jīng)過模數(shù)轉(zhuǎn)換器后送入信號處理器進行處理和判斷，從而實現(xiàn)對鈔票的識別和清選功能。

本發(fā)明鈔票厚度檢測模塊可用于鈔票計數(shù)機和清分機等鈔票清點機具中，對變造幣、殘損幣、可疑幣、粘貼幣等鈔票的厚度進行精確地識別和控制。

附圖說明

圖1出示了本發(fā)明實施例提供的鈔票識別模塊的結(jié)構(gòu)示意圖；

圖2出示了一種信號調(diào)理電路的電路原理圖；

圖3出示了一種AD采集電路的電路原理圖。

具體實施方式

下面，結(jié)合實例對本發(fā)明的實質(zhì)性特點和優(yōu)勢作進一步的說明，但本發(fā)明并不局限于所列的實施例。

參見圖1所示，一種鈔票厚度檢測模塊，包括：

霍爾模組，用于將由鈔票厚度引起的磁通量變化轉(zhuǎn)換成差分模擬電壓信號；

信號調(diào)理電路，與所述霍爾模組相連接，用于將所述霍爾模組輸出的差分模擬電壓信號調(diào)理至AD采集電路的檢測范圍內(nèi)；

所述AD采集電路，與所述信號調(diào)理電路相連接，用于采集經(jīng)過所述信號調(diào)理電路調(diào)理后輸出的模擬電壓信號并轉(zhuǎn)換成數(shù)字電壓信號；

信號處理器，與所述AD采集電路相連接，用于控制所述AD采集電路進行模擬-數(shù)字信號轉(zhuǎn)換，并讀取所述AD采集電路轉(zhuǎn)換輸出的數(shù)字電壓信號，然后根據(jù)該數(shù)字信號輸出檢測結(jié)果。

所述信號處理器可以通過外部接口連接外部設(shè)備，由外部設(shè)備存儲并顯示檢測結(jié)果。

其中，所述信號處理器優(yōu)選為DSP信號處理器。

其中，所述霍爾模組優(yōu)選采用DNF6霍爾芯片。

作為一種實施例，本發(fā)明中，所述信號調(diào)理電路包括：

運算放大器，輸入端與所述霍爾模組的輸出端相連接，用于將所述霍爾模組輸出的差分模擬電壓信號轉(zhuǎn)換成單端的模擬信號輸出到所述AD采集電路。

具體的電路連接參見圖2所示，運算放大器UIA的3腳經(jīng)并聯(lián)的電阻R013、電容C011與芯片U18的7腳連接，芯片U18的6腳并芯片U18的7腳相接，芯片U18的5腳接在串聯(lián)的電阻R016、電阻R017之間，電阻R016、電阻R017串聯(lián)后一端接地，另一端接電壓VCC端，電阻R017與電容C013并聯(lián)連接；運算放大器UIA的1腳接信號輸出端OUT01、4腳接電壓VCC端，VEE腳接GND端、2腳經(jīng)并聯(lián)的電阻R014、電容C012與1腳連接；運算放大器UIA的3腳接電阻R011、電阻R01B,2腳接電阻R012、電阻R01A,電阻R01B的另一端與電阻R012的另一端連接后接連接霍爾模組的S-01腳，電阻R01A的另一端與電阻R011的另一端連接后接連接霍爾模組的S-02腳。

作為一種實施例，本發(fā)明中，所述AD采集電路包括：

差分驅(qū)動器、模數(shù)轉(zhuǎn)換器ADC、基準電壓源模塊；所述差分驅(qū)動器的輸入端連接所述運算放大器的輸出端OUT01，所述差分驅(qū)動器的輸出端連接所述模數(shù)轉(zhuǎn)換器ADC的輸入端，所述基準電壓源模塊連接所述差分驅(qū)動器、模數(shù)轉(zhuǎn)換器ADC。

所述差分驅(qū)動器采用ADA4941-1(SOP8),所述模數(shù)轉(zhuǎn)換器ADC采用AD7690,所述基準電壓源模塊采用ADR444(SOP8)。

具體的電路連接參見圖3所示，差分驅(qū)動器的ADA4941-1(SOP8)芯片1腳通過電阻R47接信號調(diào)理電路的OUT01端、2腳連接電容C3后接AD_AGND,并與串聯(lián)的電阻R41、R42的連接端相連接，串聯(lián)的電阻R41、R42的一端接AD1_VRDF，另一端AD_AGND、3腳接DC5伏電壓、1腳經(jīng)過并聯(lián)的電阻R45、電容C33與4腳連接且4腳經(jīng)電阻R54接模數(shù)轉(zhuǎn)換器ADC(AD7690)的4腳，ADA4941-1(SOP8)芯片的5腳經(jīng)電阻R53接模數(shù)轉(zhuǎn)換器ADC(AD7690)的3腳，ADA4941-1(SOP8)芯片6腳與8腳之間并聯(lián)電容C35、電阻R50,并聯(lián)的電容C35、電阻R50并聯(lián)后一端接AD_AGND而另一端通過電阻R49接AD1_VRDF；模數(shù)轉(zhuǎn)換器ADC(AD7690)的2腳接DC5伏電壓、1腳接AD1_VRDF、5腳接AD_AGND，6、7、8、9腳對應(yīng)連接信號處理器的AD1_CNY、AD1_SDO、AD1_SCK、AD1_SDI端，且9腳通過電阻R59與10腳連接，而10腳連接三個并聯(lián)的電阻R61、R64、R65，電阻R61、R64、R65分別接直流DC2.5V、DC3.3V、DC5V電壓，且10腳通過電容C47接AD_AGND；其中，基準電壓源模塊的ADR444(SOP8)的6腳接電容C48后接AD_AGND并接AD1_VRDF，4腳接AD_AGND，2腳接電阻R57后接DC5V電壓，電阻R57的另一端還經(jīng)電容C37后接AD_AGND。

本發(fā)明鈔票厚度檢測模塊，可以實現(xiàn)在鈔票快速運動過程中對的厚度的變化進行快速精確的檢測，被檢測的鈔票通過模塊后會引起霍爾模組的磁通量的微小變化，從而輸出一個模擬電壓信號，該信號與厚度成一定的比例，該信號經(jīng)過模數(shù)轉(zhuǎn)換器后送入信號處理器進行處理和判斷，從而實現(xiàn)對鈔票的識別和清選功能。

本發(fā)明鈔票厚度檢測模塊可用于鈔票計數(shù)機和清分機等鈔票清點機具中，對變造幣、殘損幣、可疑幣、粘貼幣等鈔票的厚度進行精確地識別和控制。

以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。