專(zhuān)利名稱(chēng)：稅控收款機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及收款機(jī)，尤其是涉及稅控收款機(jī)。
背景技術(shù)：
納稅使每個(gè)公民的義務(wù)，因此稅控收款機(jī)應(yīng)運(yùn)而生，對(duì)避免漏稅起到了很好的作用。但目前所使用的稅控收款機(jī)實(shí)時(shí)時(shí)鐘控制精度較低，這就影響了稅控?cái)?shù)據(jù)的正確生成，且在斷電時(shí)易造成數(shù)據(jù)的丟失。
實(shí)用新型內(nèi)容本實(shí)用新型目的在于提供一種既可保證時(shí)鐘精度又可保證斷電時(shí)數(shù)據(jù)不丟失的稅控收款機(jī)。
為實(shí)現(xiàn)上述目的，本實(shí)用新型可采取下述技術(shù)方案本實(shí)用新型所述的稅控收款機(jī)，它包括主控CPU，與所述主控CPU電連接的開(kāi)關(guān)電源、實(shí)時(shí)時(shí)鐘電路、SRAM電路、EEPROM電路、FLASH電路、CPU卡組控制電路、客顯屏控制電路、LED控制電路、打印頭及其控制電路，和錢(qián)箱接口，以及通過(guò)RS232接口及其電路相連的條碼槍/電腦，所述實(shí)時(shí)時(shí)鐘電路由時(shí)鐘芯片DS1302構(gòu)成；時(shí)鐘芯片DS1302的1腳通過(guò)串聯(lián)的三個(gè)二極管D1、D2、D3與所述SRAM電路電連接；時(shí)鐘芯片DS1302的8腳分別與電池BT1、二極管D3的正極電連接；二極管D3的負(fù)極通過(guò)電阻R5與所述SRAM電路電連接；時(shí)鐘芯片DS1302的5、6、7腳與所述主控CPU進(jìn)行同步串行通信；在時(shí)鐘芯片DS1302的2、3腳之間串接有晶振器，與電容C57、C58組成晶振電路。
本實(shí)用新型的優(yōu)點(diǎn)在于既可保證時(shí)鐘精度又可保證斷電時(shí)數(shù)據(jù)不丟失。當(dāng)市電正常供電時(shí)，時(shí)鐘芯片DS1302通過(guò)VCC5V正常工作。另外一個(gè)5V的電源通過(guò)三個(gè)二極管降壓D4、D5.D6，產(chǎn)生一個(gè)3.5V左右的VDDS(數(shù)字電壓)，這個(gè)VDDS與稅控收款機(jī)的SRAM電路相連接，為SRAM電路的正常工作提供工作電壓。此時(shí)時(shí)鐘芯片DS1302的8腳為輸出端；如果電池BT1需要充電的話，它將通過(guò)涓流充電的方式對(duì)電池BT1進(jìn)行充電。而當(dāng)市電突然斷電或者電網(wǎng)波動(dòng)比較大時(shí)，時(shí)鐘芯片DS1302的8腳立刻變?yōu)殡娫摧斎攵?，由電池BT1供電，同時(shí)電池BT1經(jīng)過(guò)二極管D3與電阻R5為SRAM電路供電從而實(shí)現(xiàn)了既可以保證實(shí)時(shí)時(shí)鐘的穩(wěn)定與精確，同時(shí)又可以保證在突然斷電的情況下SRAM電路里面的臨時(shí)數(shù)據(jù)不會(huì)受到影響。保證了SRAM電路的供電，也就是保證了稅控?cái)?shù)據(jù)的正確生成，可靠存儲(chǔ)，安全傳輸，大大提高了稅控收款機(jī)的可靠性。


圖1為本實(shí)用新型的原理框圖。
圖2為本實(shí)用新型所述的實(shí)時(shí)時(shí)鐘電路原理圖。
具體實(shí)施方式
如圖所示，本實(shí)用新型所述的稅控收款機(jī)，它包括主控CPU，與所述主控CPU電連接的開(kāi)關(guān)電源、實(shí)時(shí)時(shí)鐘電路、SRAM電路、EEPROM電路、FLASH電路、CPU卡組控制電路、客顯屏控制電路、LED控制電路、打印頭及其控制電路，和錢(qián)箱接口，以及通過(guò)RS232接口及其電路相連的條碼槍/電腦，所述實(shí)時(shí)時(shí)鐘電路由時(shí)鐘芯片DS1302構(gòu)成；時(shí)鐘芯片DS1302的1腳通過(guò)串聯(lián)的三個(gè)二極管D1、D2、D3與所述SRAM電路電連接；時(shí)鐘芯片DS1302的8腳分別與電池BT1、二極管D3的正極電連接；二極管D3的負(fù)極通過(guò)電阻R5與所述SRAM電路電連接；時(shí)鐘芯片DS1302的5、6、7腳與所述主控CPU進(jìn)行同步串行通信；在時(shí)鐘芯片DS1302的2、3腳之間串接有晶振器，與電容C57、C58組成晶振電路。
權(quán)利要求1.一種稅控收款機(jī)，它包括主控CPU，與所述主控CPU電連接的開(kāi)關(guān)電源、實(shí)時(shí)時(shí)鐘電路、SRAM電路、EEPROM電路、FLASH電路、CPU卡組控制電路、客顯屏控制電路、LED控制電路、打印頭及其控制電路，和錢(qián)箱接口，以及通過(guò)RS232接口及其電路相連的條碼槍/電腦，其特征在于所述實(shí)時(shí)時(shí)鐘電路由時(shí)鐘芯片(DS1302)構(gòu)成；時(shí)鐘芯片(DS1302)的(1)腳通過(guò)串聯(lián)的三個(gè)二極管(D1、D2、D3)與所述SRAM電路電連接；時(shí)鐘芯片(DS1302)的(8)腳分別與電池(BT1)、二極管(D3)的正極電連接；二極管(D3)的負(fù)極通過(guò)電阻(R5)與所述SRAM電路電連接；時(shí)鐘芯片(DS1302)的(5、6、7)腳與所述主控CPU進(jìn)行同步串行通信；在時(shí)鐘芯片(DS1302)的(2、3)腳之間串接有晶振器，與電容(C57、C58)組成晶振電路。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種稅控收款機(jī)，它包括主控CPU，與所述主控CPU電連接的開(kāi)關(guān)電源、實(shí)時(shí)時(shí)鐘電路、SRAM電路、EEPROM電路、FLASH電路、CPU卡組控制電路、客顯屏控制電路、LED控制電路、打印頭及其控制電路，和錢(qián)箱接口，以及通過(guò)RS232接口及其電路相連的條碼槍/電腦，所述實(shí)時(shí)時(shí)鐘電路由時(shí)鐘芯片構(gòu)成；時(shí)鐘芯片的(1)腳通過(guò)串聯(lián)的三個(gè)二極管與所述SRAM電路電連接；時(shí)鐘芯片的(8)腳分別與電池、二極管正極電連接；二極管負(fù)極通過(guò)電阻所述SRAM電路電連接；時(shí)鐘芯片的(5、6、7)腳與所述主控CPU進(jìn)行同步串行通信；在時(shí)鐘芯片的(2、3)腳之間串接有晶振器，與電容組成晶振電路。本實(shí)用新型的優(yōu)點(diǎn)在于既可保證時(shí)鐘精度又可保證斷電時(shí)數(shù)據(jù)不丟失。
文檔編號(hào)G07G1/12GK2935288SQ200620030740
公開(kāi)日2007年8月15日 申請(qǐng)日期2006年7月20日 優(yōu)先權(quán)日2006年7月20日
發(fā)明者羅凱 申請(qǐng)人:中信昊園(鄭州)高科技有限公司