擴(kuò)展芯片及可擴(kuò)展的芯片系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于芯片系統(tǒng)設(shè)計(jì)技術(shù)，具體地，涉及擴(kuò)展芯片及可擴(kuò)展的芯片系統(tǒng)。
【背景技術(shù)】
[0002]在芯片系統(tǒng)產(chǎn)品的生命周期中，經(jīng)常會(huì)面臨著硬件資源需要升級(jí)的情況。例如，在已經(jīng)使用的PCB板上需要添加計(jì)算單元資源，以彌補(bǔ)產(chǎn)品在計(jì)算能力方面的不足。
[0003]圖1示出了現(xiàn)有的芯片系統(tǒng)在升級(jí)后的示意性框圖。在原PCB上設(shè)置的原硬件資源100包括主控芯片101和必備的主存儲(chǔ)器102。為了升級(jí)芯片系統(tǒng)，采用重新設(shè)計(jì)的PCB，進(jìn)一步包括新硬件資源200。新硬件資源200例如包括擴(kuò)展芯片201和可能需要的輔存儲(chǔ)器202。與傳統(tǒng)PCB升級(jí)前的芯片系統(tǒng)相比，在主控芯片101和擴(kuò)展芯片102之間增加了板級(jí)的用戶自定義總線連接106，在擴(kuò)展芯片201與輔存儲(chǔ)器202之間也增加了板級(jí)的內(nèi)存總線連接107。
[0004]由于新增的擴(kuò)展芯片201和輔存儲(chǔ)器202，原PCB的核心部分必須進(jìn)行重大修改。此外，由于新增的用戶自定義總線連接106和內(nèi)存總線連接107，PCB板的板級(jí)總線的連接數(shù)量相當(dāng)可觀，這也極大地增加了布線的難度。因此，上述升級(jí)方案無(wú)法利用已有的PCB設(shè)計(jì)，而必須在關(guān)鍵部分進(jìn)行大面積的修改和重新布線，才能滿足升級(jí)需求。然而，重新設(shè)計(jì)PCB的過(guò)程耗時(shí)耗力，而且還極容易引入錯(cuò)誤，結(jié)果導(dǎo)致擴(kuò)展芯片的開(kāi)發(fā)難度大和開(kāi)發(fā)周期長(zhǎng)。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的在于提供一種可以方便地用于升級(jí)已有芯片系統(tǒng)的擴(kuò)展芯片。
[0006]根據(jù)本實(shí)用新型的一方面，提供一種擴(kuò)展芯片，包括封裝成一個(gè)芯片封裝的計(jì)算單元、設(shè)備擴(kuò)展裝置和存儲(chǔ)器，所述設(shè)備擴(kuò)展裝置包括第一至第三端口，其中第一端口經(jīng)由內(nèi)存總線連接至I/O引腳，所述I/O引腳用于連接外部的內(nèi)存總線；第二端口經(jīng)由內(nèi)存總線與存儲(chǔ)器相連；以及第三端口經(jīng)由用戶自定義總線與計(jì)算單元相連。
[0007]優(yōu)選地，所述設(shè)備擴(kuò)展裝置根據(jù)內(nèi)存總線信號(hào)產(chǎn)生選擇信號(hào)，使得第一至第三端口中的任一個(gè)端口與第一至第三端口中的其余兩個(gè)端口中的一個(gè)端口相連，從而提供內(nèi)存總線的路由功能，所述內(nèi)存總線信號(hào)包括數(shù)據(jù)信號(hào)以及地址和控制信號(hào)。
[0008]優(yōu)選地，所述擴(kuò)展芯片兼容內(nèi)存的標(biāo)準(zhǔn)芯片封裝。
[0009]優(yōu)選地，所述內(nèi)存的標(biāo)準(zhǔn)芯片封裝為SDRAM封裝。
[0010]優(yōu)選地，所述計(jì)算單元、設(shè)備擴(kuò)展裝置和存儲(chǔ)器分別形成各自的管芯。
[0011]優(yōu)選地，所述計(jì)算單元和所述設(shè)備擴(kuò)展裝置形成一個(gè)管芯，所述存儲(chǔ)器形成另一個(gè)管芯。
[0012]優(yōu)選地，所述計(jì)算單元堆疊在所述存儲(chǔ)器上方，或者所述存儲(chǔ)器堆疊在所述計(jì)算單元上方。
[0013]優(yōu)選地，所述計(jì)算單元為選自現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、復(fù)雜可編程邏輯器件CPLD、數(shù)字信號(hào)處理器DSP、單周期多數(shù)據(jù)流處理器SMD。
[0014]優(yōu)選地，所述存儲(chǔ)器包括主存儲(chǔ)器和輔存儲(chǔ)器。
[0015]根據(jù)本實(shí)用新型的另一方面，提供一種可擴(kuò)展的芯片系統(tǒng)，包括:主控芯片；以及上述的擴(kuò)展芯片，其中，所述主控芯片和所述擴(kuò)展芯片經(jīng)由內(nèi)存總線連接。
[0016]優(yōu)選地，所述主控芯片為選自片上系統(tǒng)和嵌入式處理器中的一種。
[0017]根據(jù)本實(shí)用新型的實(shí)施例的擴(kuò)展芯片可以兼容內(nèi)存的標(biāo)準(zhǔn)芯片封裝，從而便于升級(jí)已有的芯片系統(tǒng)。
【附圖說(shuō)明】
[0018]通過(guò)以下參照附圖對(duì)本實(shí)用新型實(shí)施例的描述，本實(shí)用新型的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0019]圖1示出了現(xiàn)有的芯片系統(tǒng)在升級(jí)后的示意性框圖；
[0020]圖2示出根據(jù)本實(shí)用新型的實(shí)施例的可擴(kuò)展的芯片系統(tǒng)的示意性框圖；
[0021]圖3示出根據(jù)本實(shí)用新型的第一實(shí)施例的擴(kuò)展芯片的示意性框圖；
[0022]圖4示出根據(jù)本實(shí)用新型的第二實(shí)施例的擴(kuò)展芯片的示意性框圖；
[0023]圖5示出根據(jù)本實(shí)用新型的實(shí)施例的擴(kuò)展芯片的封裝結(jié)構(gòu)示意圖；以及
[0024]圖6示出根據(jù)本實(shí)用新型的實(shí)施例的芯片系統(tǒng)的控制方法的流程圖。
【具體實(shí)施方式】
[0025]以下將參照附圖更詳細(xì)地描述本實(shí)用新型的各種實(shí)施例。在各個(gè)附圖中，相同的元件采用相同或類(lèi)似的附圖標(biāo)記來(lái)表示。為了清楚起見(jiàn)，附圖中的各個(gè)部分沒(méi)有按比例繪制。
[0026]在本申請(qǐng)的上下文中，術(shù)語(yǔ)“擴(kuò)展芯片”是指在主控芯片的基礎(chǔ)上用于擴(kuò)展系統(tǒng)功能的芯片，該擴(kuò)展芯片連接至主控芯片并且與主控芯片之間通信。術(shù)語(yǔ)“可擴(kuò)展的芯片系統(tǒng)”是指主控芯片和擴(kuò)展芯片一起構(gòu)成的芯片系統(tǒng)。
[0027]本實(shí)用新型可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0028]圖2示出根據(jù)本實(shí)用新型的實(shí)施例的可擴(kuò)展的芯片系統(tǒng)的示意性框圖。該芯片系統(tǒng)包括主控芯片101，以及經(jīng)由內(nèi)存總線與主控芯片101相連的擴(kuò)展芯片210，所述擴(kuò)展芯片210為具備計(jì)算能力的易失性存儲(chǔ)器。
[0029]在優(yōu)選的實(shí)施例中，主控芯片101包括片上系統(tǒng)(SOC)或者嵌入式處理器等。擴(kuò)展芯片210包括但不限于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、復(fù)雜可編程邏輯器件(CPLD)、數(shù)字信號(hào)處理器(DSP)、單周期多數(shù)據(jù)流處理器(SMD)。在一個(gè)示例中，內(nèi)存總線為SDRAM總線。擴(kuò)展芯片210不僅具有強(qiáng)大的數(shù)據(jù)計(jì)算與分析能力，而且可以兼用作主存儲(chǔ)器。
[0030]圖3示出根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的擴(kuò)展芯片的示意性框圖。擴(kuò)展芯片210內(nèi)部封裝了計(jì)算單元211、設(shè)備擴(kuò)展裝置212和存儲(chǔ)器213。在一個(gè)示例中，存儲(chǔ)器213為SDRAM存儲(chǔ)器。
[0031]在優(yōu)選的實(shí)施例中，設(shè)備擴(kuò)展裝置212例如是包括三端口的擴(kuò)展卡。第一端口用于提供插腳，與主板上的內(nèi)存插槽相結(jié)合，從而提供主控芯片101與設(shè)備擴(kuò)展裝置212之間的連接。第二端口用于提供內(nèi)存插槽，與存儲(chǔ)器213相結(jié)合，從而提供設(shè)備擴(kuò)展裝置212與存儲(chǔ)器213之間的連接。第三端口用于提供擴(kuò)展接口，例如USB端口，從而提供設(shè)備擴(kuò)展裝置212與計(jì)算單元211之間的連接。
[0032]設(shè)備擴(kuò)展裝置212包括與第一至第三端口分別對(duì)應(yīng)的數(shù)據(jù)緩沖器2121、2125和2127。數(shù)據(jù)緩沖器2121經(jīng)由內(nèi)存總線，從主控芯片101獲取數(shù)據(jù)信號(hào)或者向主控芯片101提供數(shù)據(jù)信號(hào)。數(shù)據(jù)緩沖器2125經(jīng)由內(nèi)存總線，從存儲(chǔ)器213獲取數(shù)據(jù)信號(hào)或者向存儲(chǔ)器213提供數(shù)據(jù)信號(hào)。數(shù)據(jù)緩沖器2127經(jīng)由用戶自定義總線，與計(jì)算單元211進(jìn)行通信。
[0033]在優(yōu)選的實(shí)施例中，數(shù)據(jù)緩沖器2121、2125和2127分別為三態(tài)緩沖器。在三態(tài)緩沖器的使能輸出端有效時(shí)，三態(tài)緩沖器實(shí)現(xiàn)正常邏輯輸出，即邏輯值為O或I。在三態(tài)緩沖器的使能輸出端無(wú)效時(shí)，三態(tài)緩沖器的輸入端可以接收數(shù)據(jù)，但是輸出端為高阻狀態(tài)。
[0034]譯碼器2122和旁路開(kāi)關(guān)陣列2123經(jīng)由內(nèi)存總線，從主控芯片101獲取地址和控制信號(hào)。譯碼器2122根據(jù)地址和控制信號(hào)產(chǎn)生選擇信號(hào)。
[0035]在一個(gè)示例中，譯碼器2122根據(jù)地址和控制信號(hào)中的存儲(chǔ)器片選信號(hào)產(chǎn)生選擇信號(hào)。如果存儲(chǔ)器片選信號(hào)為高電平，則選擇信號(hào)指示存儲(chǔ)操作。如果存儲(chǔ)器片選信號(hào)為低電平，則選擇信號(hào)指示擴(kuò)展通信操作。
[0036]在另一個(gè)示例中，譯碼器2122根據(jù)地址和控制信號(hào)中的地址信號(hào)產(chǎn)生選擇信號(hào)。例如，地址信號(hào)包括地址數(shù)據(jù)和保留數(shù)據(jù)。假定地址數(shù)據(jù)為N位，例如32位，那么可以將其中的M位(例如I位)作為保留位，用于指示主控芯片101期望的操作類(lèi)型。如果保留位為高電平，則選擇信號(hào)指示存儲(chǔ)操作。如果保留位為低電平，則選擇信號(hào)指示擴(kuò)展通信操作。
[0037]譯碼器2122將選擇信號(hào)分別提供至數(shù)據(jù)緩沖