實(shí)用新型的 限定。
[002引如圖3所示，一種復(fù)位電路，應(yīng)用于嵌入式系統(tǒng)中，其中：包括
[0029] 處理單元，具有公共接口端和控制端；用W產(chǎn)生第一復(fù)位信號(hào)并通過(guò)所述公共接 口端輸出；W及于一復(fù)位指令作用下實(shí)施復(fù)位操作；
[0030] 程序處理單元，通過(guò)數(shù)據(jù)/地址總線連接所述處理單元，用W通過(guò)所述數(shù)據(jù)/地址 總線實(shí)現(xiàn)與所述處理單元之間的數(shù)據(jù)交互；
[0031] 監(jiān)控單元，輸入端連接所述程序儲(chǔ)存單元的使能端；用W監(jiān)測(cè)所述程序處理單元 的使能端預(yù)定時(shí)間內(nèi)是否產(chǎn)生一下降沿脈沖，并于所述預(yù)定時(shí)間內(nèi)未產(chǎn)生所述下降沿脈沖 狀態(tài)下，輸出第二復(fù)位信號(hào)；
[0032] 輸入單元，用W于操作者的控制下產(chǎn)生第S復(fù)位信號(hào)并輸出；
[0033] 邏輯處理單元，輸入端分別連接所述公共接口端、所述監(jiān)控單元的輸出端、所述輸 入單元，用W于接收到所述第一復(fù)位信號(hào)、和/或所述第二復(fù)位信號(hào)、和/或所述第=復(fù)位 信號(hào)時(shí)，并形成一控制命令輸出。
[0034] 復(fù)位單元，分別連接所述邏輯處理單元的輸出端、所述控制端，用于接收所述邏輯 處理單元輸出的所述控制命令，并根據(jù)所述控制命令產(chǎn)生所述復(fù)位指令輸出至所述控制 玉山 乂而。
[0035] 上述復(fù)位電路技術(shù)方案中，邏輯處理單元可根據(jù)處理單元輸出的第一復(fù)位信號(hào)、 監(jiān)控單元輸出的第二復(fù)位信號(hào)、輸入單元輸出的第=復(fù)位信號(hào)中的任一個(gè)或多個(gè)信號(hào)作用 下輸出控制命令，使得復(fù)位單元產(chǎn)生復(fù)位指令輸出至處理單元，處理單元于復(fù)位指令的作 用下實(shí)施復(fù)位操作。通過(guò)上述技術(shù)方案，能夠解決嵌入式系統(tǒng)在操作系統(tǒng)出現(xiàn)異?；蛘哕?件無(wú)控制能力時(shí)，提供可靠的復(fù)位信號(hào)復(fù)位異常的嵌入式系統(tǒng)。
[0036] 作為進(jìn)一步優(yōu)選實(shí)施方式，還包括一緩沖單元，輸入端連接于所述復(fù)位單元，輸出 端連接所述處理單元，和/或復(fù)數(shù)個(gè)待復(fù)位裝置，用W延時(shí)擴(kuò)展所述復(fù)位指令，并形成與所 述處理單元、和/或所述待復(fù)位裝置相匹配的所述復(fù)位指令輸出。其中待復(fù)位裝置可為數(shù) 據(jù)交換電路或其它需要復(fù)位的單元。通過(guò)緩沖單元對(duì)復(fù)位指令做延時(shí)擴(kuò)展處理，可W形成 復(fù)數(shù)個(gè)匹配當(dāng)前運(yùn)行的嵌入式系統(tǒng)中需要復(fù)位的電路或單元。
[0037] 作為進(jìn)一步優(yōu)選實(shí)施方式，所述復(fù)位指令為寬度為500yS低電平脈沖信號(hào)。
[003引作為進(jìn)一步優(yōu)選實(shí)施方式，所述監(jiān)控單元主要由下降沿JK觸發(fā)器形成，所述下降 沿JK觸犯器的J引腳、K引腳分別連接高電平、CP引腳連接所述使能端，Q引腳連接所述邏 輯處理單元。監(jiān)控單元可由JK觸發(fā)器形成，也可由其它形式的觸發(fā)器或者電路形成，例如 D觸發(fā)器形成，當(dāng)J引腳和K引腳分別連接高電平時(shí)，JK觸發(fā)器的特性表如表1所示
[0039]
【主權(quán)項(xiàng)】
1. 一種復(fù)位電路，應(yīng)用于嵌入式系統(tǒng)中，其特征在于，包括： 處理單元，具有公共接口端和控制端，用以產(chǎn)生第一復(fù)位信號(hào)并通過(guò)所述公共接口端 輸出，以及于一復(fù)位指令作用下實(shí)施復(fù)位操作； 程序處理單元，通過(guò)數(shù)據(jù)/地址總線連接所述處理單元，用以通過(guò)所述數(shù)據(jù)/地址總線 實(shí)現(xiàn)與所述處理單元之間的數(shù)據(jù)交互； 監(jiān)控單元，輸入端連接所述程序單元的使能端，用以監(jiān)測(cè)所述程序處理單元的使能端 預(yù)定時(shí)間內(nèi)是否產(chǎn)生一下降沿脈沖，并于所述預(yù)定時(shí)間內(nèi)未產(chǎn)生所述下降沿脈沖狀態(tài)下， 輸出第二復(fù)位信號(hào)； 輸入單元，用以于操作者的控制下產(chǎn)生第三復(fù)位信號(hào)并輸出； 邏輯處理單元，輸入端分別連接所述公共接口端、所述監(jiān)控單元的輸出端、所述輸入單 元，用以于接收所述第一復(fù)位信號(hào)和/或所述第二復(fù)位信號(hào)和/或所述第三復(fù)位信號(hào)時(shí)，并 形成一控制命令輸出； 復(fù)位單元，分別連接所述邏輯處理單元的輸出端、所述控制端，用于接收所述邏輯處理 單元輸出的所述控制命令，并根據(jù)所述控制命令產(chǎn)生所述復(fù)位指令輸出至所述控制端。
2. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于：還包括一緩沖單元，輸入端連接于所 述復(fù)位單元，輸出端連接所述處理單元和/或復(fù)數(shù)個(gè)待復(fù)位裝置，用以延時(shí)擴(kuò)展所述復(fù)位 指令，并形成與所述處理單元和/或所述待復(fù)位裝置相匹配的所述復(fù)位指令輸出。
3. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于：所述復(fù)位指令為寬度為500 y s低電 平脈沖信號(hào)。
4. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述監(jiān)控單元主要由下降沿JK觸發(fā) 器形成，所述下降沿JK觸犯器的J引腳、K引腳分別連接高電平、CP引腳連接所述使能端， Q引腳連接所述邏輯處理單元。
5. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述邏輯處理單元為與門電路，所述 與門電路的輸入端分別連接所述公共接口端、所述監(jiān)控單元的輸出端、所述輸入單元，輸出 端連接所述復(fù)位單元。
6. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述復(fù)位單元主要由集成電路形成。
7. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述復(fù)位單元包括電壓檢測(cè)電路，連 接所述復(fù)位單元的電源端，用以檢測(cè)所述復(fù)位單元的電源端的電壓是否超過(guò)預(yù)設(shè)閥值，當(dāng) 檢測(cè)電路檢測(cè)到電源端的電壓超過(guò)預(yù)設(shè)閥值時(shí)，復(fù)位單元輸出所述復(fù)位指令。
8. 根據(jù)權(quán)利要求1所述的復(fù)位電路，其特征在于，所述預(yù)定時(shí)間為2秒鐘。
【專利摘要】本實(shí)用新型涉及嵌入式系統(tǒng)技術(shù)領(lǐng)域，尤其涉及一種復(fù)位電路。其中：包括處理單元，具有公共接口端和控制端；程序處理單元，通過(guò)數(shù)據(jù)/地址總線連接處理單元，監(jiān)控單元，輸入端連接程序儲(chǔ)存單元的使能端；輸入單元，用以于操作者的控制下產(chǎn)生第三復(fù)位信號(hào)并輸出；邏輯處理單元，輸入端分別連接公共接口端、監(jiān)控單元的輸出端、輸入單元，復(fù)位單元，分別連接邏輯處理單元的輸出端、控制端，用于接收邏輯處理單元輸出的控制命令，并根據(jù)控制命令產(chǎn)生復(fù)位指令輸出至控制端。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)是：通過(guò)上述技術(shù)方案，能夠解決嵌入式系統(tǒng)在操作系統(tǒng)出現(xiàn)異?；蛘哕浖o(wú)控制能力時(shí)，提供可靠的復(fù)位信號(hào)復(fù)位異常的嵌入式系統(tǒng)。
【IPC分類】G06F1-24
【公開(kāi)號(hào)】CN204406320
【申請(qǐng)?zhí)枴緾N201420857029
【發(fā)明人】周斌, 陳興根
【申請(qǐng)人】上海斐訊數(shù)據(jù)通信技術(shù)有限公司
【公開(kāi)日】2015年6月17日
【申請(qǐng)日】2014年12月24日