如圖所示，本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器包括：用 以輸入待校驗數(shù)據(jù)的輸入模塊，與輸入模塊連接并用以校驗輸入的待校驗數(shù)據(jù)的CRC校驗 電路，用以輸入干擾數(shù)據(jù)的干擾模塊，與干擾模塊和CRC校驗電路均連接的映射電路，且該 映射電路用以映射CRC校驗電路的狀態(tài)而后與干擾數(shù)據(jù)進行異或邏輯運算，與映射電路和 CRC校驗電路均連接的狀態(tài)暫存模塊，該狀態(tài)暫存模塊用以獲取異或邏輯運算結果后載入 CRC校驗電路，與映射電路連接并用以抽取異或邏輯運算結果后輸出的抽樣電路。
[0031] 在本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器中，
[0032] CRC校驗電路為線性反饋移位寄存器，該線性反饋移位寄存器包括多個寄存器和 多個邏輯運算門，且該邏輯運算門為異或邏輯門，采用該線性反饋移位寄存器為CRC校驗 電路，能夠保證輸入的數(shù)據(jù)得到精確驗證，從而保證了 CRC驗證的正常執(zhí)行。
[0033] 在本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器中，映射電路 由一個或多個異或邏輯門組成，引入映射電路，對CRC校驗電路的狀態(tài)進行映射，同時與干 擾模塊一起，得到一個單比特的偽隨機輸出，干擾模塊的意義在于引入了額外的隨機因素， 對輸出起到擾動作用。
[0034] 在本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器中，狀態(tài)暫存 模塊由多個寄存器組成，抽樣電路為一個寄存器，且映射電路的時鐘頻率為抽樣電路的時 鐘頻率的r倍，且r > 1，如r為1.5、2. 5、4、7. 5、8等；在非校驗數(shù)據(jù)階段，狀態(tài)暫存模塊從 映射電路獲取輸出的異或邏輯運算結果，并將該異或邏輯運算結果傳送給CRC校驗電路， 經(jīng)過CRC校驗電路的移位后傳送給映射電路，同時，映射電路還從干擾模塊中得到干擾數(shù) 據(jù)，進行邏輯異或運算后通過抽樣電路進行輸出，從而得到偽隨機數(shù)，并且能夠輸出較為可 靠的偽隨機數(shù)，為偽隨機數(shù)發(fā)生器的電路開發(fā)提供了基礎。
[0035] 應用本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器進行工作 時，在需要校驗的數(shù)據(jù)時間段，CRC校驗電路以正常的方式進行工作，在數(shù)據(jù)時間段開始時， 按照協(xié)議要求，線性移位寄存器被置為全1，然后進行CRC運算，完成校驗的工作；而在非校 驗的其它數(shù)據(jù)段或者無數(shù)據(jù)的空閑時間，且整個集成CRC校驗電路的偽隨機數(shù)發(fā)生器的外 部控制模塊的的使能信號有效時，該CRC校驗電路繼續(xù)工作，從本實用新型的狀態(tài)暫存模 塊中移入數(shù)據(jù)，并與干擾模塊輸出的干擾數(shù)據(jù)輸入至映射電路，映射電路進行相應的運算 后以持續(xù)產(chǎn)生隨機數(shù)，從而提供可靠的偽隨機數(shù)。
[0036] 以下詳細闡述，本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器 的工作原理。
[0037] CRC-m的線性移位寄存器中含有m個寄存器，其狀態(tài)記為Sti(i = l，2，...，m)，并 將m個比特的1的向量記為Fm，CRC-m的狀態(tài)轉移函數(shù)記為fcrc，狀態(tài)暫存模塊中的狀態(tài) 為Ss，Ss為m位，狀態(tài)暫存模塊的暫存選擇函數(shù)為fs，為m位，其中，第i位為1表示選擇 把Ss中對應位的數(shù)據(jù)載入線性移位寄存器。m位的Ss中只有少部分位為1，所以Ss實現(xiàn) 時只需把對應1位置設有寄存器，以節(jié)省硬件資源。
[0038] 則第η個狀態(tài)的運算記為，
[0039]
【主權項】
1. 一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，包括： 輸入模塊，其配置為輸入待校驗數(shù)據(jù)； CRC校驗電路，其連接到所述輸入模塊并配置為校驗所述待校驗數(shù)據(jù)； 干擾模塊，其配置為輸入干擾數(shù)據(jù)； 映射電路，其連接到所述干擾模塊和所述CRC校驗電路，并配置為映射所述CRC校驗電 路的狀態(tài)而后與所述干擾數(shù)據(jù)進行異或邏輯運算； 狀態(tài)暫存模塊，其連接到所述映射電路和所述CRC校驗電路，并配置為獲取所述異或 邏輯運算結果后載入所述CRC校驗電路； 抽樣電路，其連接到所述映射電路并配置為抽取所述異或邏輯運算結果后輸出。
2. 如權利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述CRC校 驗電路為線性反饋移位寄存器。
3. 如權利要求2所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述線性反 饋移位寄存器包括多個寄存器和多個邏輯運算門。
4. 如權利要求3所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述邏輯運 算門為異或邏輯門。
5. 如權利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述映射電 路由一個或多個異或邏輯門組成。
6. 如權利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述狀態(tài)暫 存模塊由多個寄存器組成。
7. 如權利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述抽樣電 路為一個寄存器。
8. 如權利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述映射電 路的時鐘頻率為所述抽樣電路的時鐘頻率的r倍，且r > 1。
【專利摘要】本實用新型公開了一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，屬于偽隨機數(shù)發(fā)生器技術領域，本實用新型提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器通過在CRC校驗電路的基礎上，增加干擾模塊、狀態(tài)暫存模塊、映射電路和抽樣電路，從而保證了該集成CRC校驗電路的偽隨機數(shù)發(fā)生器既能輸出較為可靠的偽隨機數(shù)，為偽隨機數(shù)的電路開發(fā)提供了基礎，又能使得CRC驗證的正常執(zhí)行，不影響其原始功能；同時，增加的硬件資源非常少，從而在最小成本的基礎上，做到了功能最大化，進而提高了該集成CRC校驗電路的偽隨機數(shù)發(fā)生器的產(chǎn)品效益。
【IPC分類】G06F7-58
【公開號】CN204347817
【申請?zhí)枴緾N201420550401
【發(fā)明人】曹富強
【申請人】無錫華大國奇科技有限公司
【公開日】2015年5月20日
【申請日】2014年9月23日