集成crc校驗電路的偽隨機數(shù)發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種偽隨機數(shù)發(fā)生器，尤其涉及一種集成CRC校驗電路的偽隨機 數(shù)發(fā)生器。
【背景技術(shù)】
[0002] CRC驗證碼即循環(huán)冗余校驗碼，廣泛存在于數(shù)據(jù)通信領(lǐng)域，其作用是用于校驗數(shù) 據(jù)。CRC驗證碼產(chǎn)生的本質(zhì)是模2的多項式除法，生成的校驗碼為除法的余數(shù)。其校驗碼的 產(chǎn)生可以用數(shù)據(jù)不斷的對一個生成多項式進行減法和移位。在實際應(yīng)用中，對于生成多項 式的選取有多種選擇方式。具體選用何種多項式，取決于協(xié)議的規(guī)定。比如，在USB3.0通 信協(xié)議中，就存在著3種CRC校驗碼，用于包頭中的CRC-16,用于鏈路控制字的CRC-5,以及 用于數(shù)據(jù)部分的CRC-32,該多項式分別為100Bh、00101b和04CllDB7h。比如00101b，分別 代表多項式從高到低各位的系數(shù)，對應(yīng)的多項式為χ 5+χ2+1。
[0003] 模2的減法即為異或操作，這樣可以很方便的用電路實現(xiàn)。在實際應(yīng)用中，有串行 或者并行的實現(xiàn)方式。串行方式每次處理數(shù)據(jù)的一個比特，通常使用線性反饋移位寄存器 (Linear Feedback Shift Registers, LFSR)。USB3.0 中的 CRC-5 移位寄存器電路如圖 1 所示，圖1是CRC-5移位寄存器的電路結(jié)構(gòu)示意圖。USB 3. 0協(xié)議規(guī)定了 CRC的生成規(guī)則， 校驗計算開始時寄存器初始值被設(shè)為全1，數(shù)據(jù)從低位開始計算，并將結(jié)果取反后倒置高低 位，從而得到最終校驗碼。
[0004] 用于產(chǎn)生偽隨機數(shù)的偽隨機數(shù)發(fā)生器通常采用LFSR來產(chǎn)生具有長周期的隨機 數(shù)。該LFSR包括多個串聯(lián)寄存器和一個異或邏輯電路，其中，預(yù)定寄存器的輸出數(shù)據(jù)通過 該異或邏輯電路被反饋到第一個寄存器。由于在反饋路徑中提供異或邏輯電路，從而使得 線性反饋移位寄存器產(chǎn)生具有較長周期的隨機數(shù)。
[0005] 在使用偽隨機數(shù)產(chǎn)生密碼的加密電路等中，如果顯示偽隨機數(shù)序列或偽隨機邏 輯，則可以從一個所獲得的密文還原一個原始的明文，從而使得有效地產(chǎn)生不可預(yù)測的隨 機數(shù)序列非常重要。
[0006] 由此可知，現(xiàn)有技術(shù)中的偽隨機數(shù)發(fā)生器并不能提供相對可靠的偽隨機數(shù)，從而 不利于偽隨機數(shù)發(fā)生器的電路開發(fā)等。 【實用新型內(nèi)容】
[0007] 針對上述存在的問題，本實用新型提供一種集成CRC校驗電路的偽隨機數(shù)發(fā)生 器，以克服現(xiàn)有技術(shù)中的偽隨機數(shù)發(fā)生器不能提供相對較為可靠的偽隨機數(shù)的問題，從而 既提供了較為可靠的偽隨機數(shù)，為偽隨機數(shù)發(fā)生器的電路開發(fā)提供了基礎(chǔ)，又保證了 CRC 驗證的正常執(zhí)行，同時，采用硬件資源少，在最小成本的基礎(chǔ)上，做到了功能最大化，提高了 產(chǎn)品效益。
[0008] 為了實現(xiàn)上述目的，本實用新型采取的技術(shù)方案為：
[0009] -種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，包括：
[0010] 輸入模塊，其配置為輸入待校驗數(shù)據(jù)；
[0011] CRC校驗電路，其連接到所述輸入模塊并配置為校驗所述待校驗數(shù)據(jù)；
[0012] 干擾模塊，其配置為輸入干擾數(shù)據(jù)；
[0013] 映射電路，其連接到所述干擾模塊和所述CRC校驗電路，并配置為映射所述CRC校 驗電路的狀態(tài)而后與所述干擾數(shù)據(jù)進行異或邏輯運算；
[0014] 狀態(tài)暫存模塊，其連接到所述映射電路和所述CRC校驗電路，并配置為獲取所述 異或邏輯運算結(jié)果后載入所述CRC校驗電路；
[0015] 抽樣電路，其連接到所述映射電路并配置為抽取所述異或邏輯運算結(jié)果后輸出。
[0016] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述CRC校驗電路為線性反饋 移位寄存器。
[0017] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述線性反饋移位寄存器包 括多個寄存器和多個邏輯運算門。
[0018] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述邏輯運算門為異或邏輯 門。
[0019] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述映射電路由一個或多個 異或邏輯門組成。
[0020] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述狀態(tài)暫存模塊由多個寄 存器組成。
[0021] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述抽樣電路為一個寄存器。
[0022] 上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述映射電路的時鐘頻率為 所述抽樣電路的時鐘頻率的r倍，且r > 1。
[0023] 上述技術(shù)方案具有如下優(yōu)點或者有益效果：
[0024] 本實用新型提供的一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，通過在CRC校驗電 路的基礎(chǔ)上，增加干擾模塊、狀態(tài)暫存模塊、映射電路和抽樣電路，從而保證了該集成CRC 校驗電路的偽隨機數(shù)發(fā)生器既能輸出較為可靠的偽隨機數(shù)，為偽隨機數(shù)發(fā)生器的電路開發(fā) 提供了基礎(chǔ)，又能使得CRC驗證的正常執(zhí)行，不影響其原始功能；同時，增加的硬件資源非 常少，從而在最小成本的基礎(chǔ)上，做到了功能最大化，進而提高了該集成CRC校驗電路的偽 隨機數(shù)發(fā)生器的產(chǎn)品效益。
【附圖說明】
[0025] 通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本實用新型及其特 征、外形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未刻意 按照比例繪制附圖，重點在于示出本實用新型的主旨。
[0026] 圖1是現(xiàn)有技術(shù)中CRC-5移位寄存器的電路結(jié)構(gòu)示意圖；
[0027] 圖2是本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器的結(jié)構(gòu)示 意圖；
[0028] 圖3是應(yīng)用本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器輸出 隨機數(shù)的效果示意圖。
【具體實施方式】
[0029] 實施例1 :
[0030] 圖2是本實用新型實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器的結(jié)構(gòu)示 意圖；