圖像硬件二值化電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種圖像處理電路，具體地說，涉及一種圖像硬件二值化電路，該電路將數(shù)字?jǐn)z像頭采集的圖像數(shù)據(jù)通過硬件電路處理成黑白二值化的圖像數(shù)據(jù)。
【背景技術(shù)】
[0002]OV7725系列攝像頭可以輸出YUV格式的數(shù)字圖像，它經(jīng)常和微處理器結(jié)合使用組成圖像采集系統(tǒng)，可以實(shí)現(xiàn)圖形、圖像的識別功能，在這一過程中需要將OV7725采集的圖像數(shù)據(jù)進(jìn)行二值化處理，常用的方法是使用微處理器進(jìn)行軟件的二值化處理，即:將一個2字節(jié)的像素數(shù)據(jù)處理成0/1表示的像素數(shù)據(jù)，就是將彩色圖片轉(zhuǎn)換成黑白圖片。在這一過程中由于OV7725的輸出數(shù)據(jù)量大需要處理器進(jìn)行快速的采集和處理，大量的消耗了 CPU資源，也會發(fā)生丟幀、采集不同步等情況，對圖像的進(jìn)一步處理產(chǎn)生影響。為了解決這一問題常用的方法是進(jìn)行軟件算法優(yōu)化或者使用更高性能的處理器，而這些方法在性能的提高方面有很大的局限性。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的在于針對現(xiàn)有對圖像進(jìn)行二值化處理時存在的幀丟失、采集不同步、浪費(fèi)CPU資源等上述問題，提供了一種圖像硬件二值化電路，采用硬件邏輯電路將OV7725采集的彩色圖像進(jìn)行黑白圖像的二值化轉(zhuǎn)換，有效地降低了幀丟失及CPU資源的消耗，并能夠?qū)崿F(xiàn)圖像采集同步。
[0004]本實(shí)用新型的技術(shù)方案為:一種圖像硬件二值化電路，包括:
[0005]一 OV7725芯片，所述OV7725芯片周期性的輸出圖像信號、像素信號和行信號；
[0006]一非門芯片，與所述OV7725芯片相連，將OV7725芯片輸出的圖像信號轉(zhuǎn)化為二值化圖像信號；
[0007]一移位寄存器，與所述非門芯片相連，用于傳遞二值化后的圖像信號；
[0008]一數(shù)據(jù)鎖存器，與所述移位寄存器相連，用于存儲二值化后的圖像信號；
[0009]一輸出接口，與所述數(shù)據(jù)鎖存器相連，對外輸出二值化后的圖像信號；
[0010]一同步計數(shù)器，與所述OV7725芯片相連，對OV7725芯片輸出的像素信號和行信號進(jìn)行同步。
[0011]作為優(yōu)選，上述圖像硬件二值化電路中，所述OV7725芯片輸出的圖像信號經(jīng)非門芯片轉(zhuǎn)換成二值化的黑白圖像信號，實(shí)現(xiàn)了彩色像素數(shù)據(jù)與黑白像素數(shù)據(jù)的轉(zhuǎn)換。
[0012]作為優(yōu)選，上述圖像硬件二值化電路中，所述移位寄存器采用8位并行輸出串行輸入移位寄存器
[0013]作為優(yōu)選，上述圖像硬件二值化電路中，所述數(shù)據(jù)鎖存器采用D型數(shù)據(jù)鎖存器。
[0014]作為優(yōu)選，上述圖像硬件二值化電路中，所述同步計數(shù)器采用4位同步二進(jìn)制計數(shù)器。
[0015]進(jìn)一步的，上述圖像硬件二值化電路中，所述4位同步二進(jìn)制計數(shù)器的8分頻觸發(fā)外部設(shè)備完成二值化圖像信號的采集，實(shí)現(xiàn)了像素信號和行信號的同步，有效避免圖像輸出錯誤。
[0016]本實(shí)用新型的有益效果為:本實(shí)用新型根據(jù)OV7725攝像頭輸出數(shù)據(jù)的特點(diǎn)，采用邏輯硬件電路，將OV7725輸出的彩色圖片數(shù)據(jù)轉(zhuǎn)換成對應(yīng)的黑白色圖像數(shù)據(jù)，大大降低CPU的消耗，有效避免丟幀等情況發(fā)生，具有高效低能耗的特點(diǎn)，使用簡單方便，大大降低對處理器的性能要求和降低編程人員的工作負(fù)荷；本實(shí)用新型采用8位并行輸出串行移位寄存器實(shí)現(xiàn)圖像像素位置的二次排列，降低了外圍設(shè)備的數(shù)據(jù)采集速度，采用數(shù)據(jù)鎖存器存儲轉(zhuǎn)換好的二值化像素數(shù)據(jù)，延長了數(shù)據(jù)采集時間，更方便外圍設(shè)備的數(shù)據(jù)采集；本實(shí)用新型采用4位同步二進(jìn)制計數(shù)器進(jìn)行像素信號和行信號的同步，有效避免了圖像輸出錯誤。
【附圖說明】
[0017]圖1為本實(shí)用新型【具體實(shí)施方式】的電路原理圖。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明。
[0019]如圖1所示，本實(shí)用新型提供的一種圖像硬件二值化電路，該電路包括OV7725芯片、非門芯片、D型數(shù)據(jù)鎖存器、8位并行輸出串行輸入移位寄存器和4位同步二進(jìn)制計數(shù)器。
[0020]本實(shí)施例圖像硬件二值化電路中，所述OV7725芯片周期性的輸出圖像信號、像素信號和行信號，其中，圖像信號:一個像素點(diǎn)的彩色值；像素信號:表示傳輸一個像素的圖像信號；行信號:表示一行的圖像數(shù)據(jù)發(fā)送完成同步信號。
[0021 ] 本實(shí)施例圖像硬件二值化電路中，所述非門芯片與所述OV7725芯片相連，將OV7725芯片輸出的圖像信號轉(zhuǎn)化為二值化圖像信號。
[0022]本實(shí)施例圖像硬件二值化電路中，所述8位并行輸出串行輸入移位寄存器將單個圖像信號實(shí)現(xiàn)8個作為一組的輸出，并與所述非門芯片相連，用于傳遞二值化后的圖像信號。
[0023]本實(shí)施例圖像硬件二值化電路中，所述D型數(shù)據(jù)鎖存器與所述8位并行輸出串行輸入移位寄存器相連，用于存儲二值化后的圖像信號。
[0024]本實(shí)施例圖像硬件二值化電路中，所述D型數(shù)據(jù)鎖存器連接一輸出接口，對外輸出二值化后的圖像信號。
[0025]本實(shí)施例圖像硬件二值化電路中，所述4位同步二進(jìn)制計數(shù)器與所述OV7725芯片相連，對OV7725芯片輸出的像素信號和行信號進(jìn)行同步。
[0026]本實(shí)施例圖像硬件二值化電路的具體工作原理為:當(dāng)OV7725芯片將圖片的像素數(shù)據(jù)轉(zhuǎn)換完成時將輸出像素信號，并同時輸出圖像信號和行信號。輸出的像素信號傳遞到4位同步二進(jìn)制計數(shù)器CLK引腳，輸出的行信號傳遞至4為同步二進(jìn)制計數(shù)器CLR引腳，通過4位同步二進(jìn)制計數(shù)器進(jìn)行像素信號和行信號的同步；輸出的圖像信號經(jīng)過非門芯片轉(zhuǎn)換成黑白圖像信號并傳遞到8位并行輸出串行輸入移位寄存器的2引腳，8位并行輸出串行輸入移位寄存器將黑白圖像信號在像素信號的同步下傳遞到D型數(shù)據(jù)鎖存器中，并通過輸出接口對外輸出黑白圖像信號。
[0027]以上所舉實(shí)施例僅用為方便舉例說明本實(shí)用新型，在本實(shí)用新型所述技術(shù)方案范疇，所屬技術(shù)領(lǐng)域的技術(shù)人員所作各種簡單變形與修飾，均應(yīng)包含在以上申請專利范圍中。
【主權(quán)項】
1.一種圖像硬件二值化電路，其特征在于:包括: 一 0V7725芯片，所述0V7725芯片周期性的輸出圖像信號、像素信號和行信號； 一非門芯片，與所述0V7725芯片相連，將0V7725芯片輸出的圖像信號轉(zhuǎn)化為二值化圖像信號； 一移位寄存器，與所述非門芯片相連，用于傳遞二值化后的圖像信號； 一數(shù)據(jù)鎖存器，與所述移位寄存器相連，用于存儲二值化后的圖像信號； 一輸出接口，與所述數(shù)據(jù)鎖存器相連，對外輸出二值化后的圖像信號； 一同步計數(shù)器，與所述0V7725芯片相連，對0V7725芯片輸出的像素信號和行信號進(jìn)行同步。
2.根據(jù)權(quán)利要求1所述的圖像硬件二值化電路，其特征在于:所述的移位寄存器采用8位并行輸出串行輸入移位寄存器。
3.根據(jù)權(quán)利要求1所述的圖像硬件二值化電路，其特征在于:所述的數(shù)據(jù)鎖存器采用D型數(shù)據(jù)鎖存器。
4.根據(jù)權(quán)利要求1所述的圖像硬件二值化電路，其特征在于:所述的同步計數(shù)器采用4位同步二進(jìn)制計數(shù)器。
【專利摘要】本實(shí)用新型涉及一種圖像硬件二值化電路，包括：一OV7725芯片，所述OV7725芯片周期性的輸出圖像信號、像素信號和行信號；一非門芯片，與所述OV7725芯片相連；一移位寄存器，與所述非門芯片相連；一數(shù)據(jù)鎖存器，與所述移位寄存器相連；一輸出接口，與所述數(shù)據(jù)鎖存器相連；一同步計數(shù)器，與所述OV7725芯片相連。本實(shí)用新型根據(jù)OV7725攝像頭輸出數(shù)據(jù)的特點(diǎn)，采用邏輯硬件電路，將OV7725輸出的彩色圖片數(shù)據(jù)轉(zhuǎn)換成對應(yīng)的黑白色圖像數(shù)據(jù)，降低外圍設(shè)備的數(shù)據(jù)采集速度，延長數(shù)據(jù)采集時間，降低CPU的消耗，有效避免丟幀等情況發(fā)生，同時實(shí)現(xiàn)像素信號和行信號的同步，具有高效低能耗的特點(diǎn)，使用簡單方便，降低了對處理器的性能要求和降低了編程人員的工作負(fù)荷。
【IPC分類】H04N9-64, G06K9-38, G06T7-40
【公開號】CN204270324
【申請?zhí)枴緾N201420818770
【發(fā)明人】程世華, 張興, 劉國兵, 韓佳, 任紀(jì)偉, 陳誠
【申請人】程世華, 張興
【公開日】2015年4月15日
【申請日】2014年12月22日