基帶芯片輸入緩沖方法
【專利摘要】本發(fā)明提出的一種基帶芯片輸入緩沖方法，旨在提供一種接口時(shí)序簡(jiǎn)單，具有很強(qiáng)健壯性和可恢復(fù)性的基帶芯片輸入緩沖方法。本發(fā)明通過下述技術(shù)方案予以實(shí)現(xiàn)：基帶處理芯片外部輸入的遙測(cè)傳送幀按照幀間離散，幀內(nèi)連續(xù)的傳輸規(guī)則，通過3根單端線串行輸入到數(shù)據(jù)采集電路，采用多點(diǎn)檢測(cè)的方式檢測(cè)時(shí)鐘跳變沿；采集數(shù)據(jù)在寫控制邏輯模塊控制下按編排規(guī)則寫入數(shù)據(jù)存儲(chǔ)模塊，當(dāng)數(shù)據(jù)存儲(chǔ)模塊中數(shù)據(jù)存儲(chǔ)量超過預(yù)設(shè)門限時(shí)，輸出高電平指示信號(hào)；與輸入緩沖電路相連的后一級(jí)處理模塊檢測(cè)到該高電平指示信號(hào)，根據(jù)調(diào)制速率與處理速率匹配情況向輸入緩沖電路給出請(qǐng)求脈沖；輸入緩沖電路若正在輸出數(shù)據(jù)，則不響應(yīng)該請(qǐng)求，否則，從數(shù)據(jù)存儲(chǔ)模塊中讀出一幀數(shù)據(jù)按照約定輸出格式串行輸出。
【專利說明】
基帶巧片輸入緩沖方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及飛行器測(cè)控領(lǐng)域中，關(guān)于飛行器基帶忍片接收輸入遙測(cè)數(shù)據(jù)的緩沖 器。
【背景技術(shù)】
[0002] 在飛行器測(cè)控通信電路中，飛行器遙測(cè)數(shù)據(jù)下發(fā)的一般處理步驟是由應(yīng)用層生成 遙測(cè)數(shù)據(jù)帖，然后根據(jù)傳送帖長(zhǎng)分段，送入基帶忍片進(jìn)行編碼，并在基帶忍片內(nèi)最終組成遙 測(cè)測(cè)量帖后調(diào)制發(fā)送。通常情況下，應(yīng)用層處理和基帶處理速率不匹配，并且一般分屬于兩 個(gè)不同的硬件，所W在運(yùn)兩層之間需要考慮數(shù)據(jù)交互問題。一般有兩種交互方式： 第一種是基于循環(huán)緩沖區(qū)的數(shù)據(jù)交互，應(yīng)用層只需要判斷基帶忍片輸入緩沖區(qū)空滿狀 態(tài)，符合條件直接輸入傳送帖即可，運(yùn)種方式實(shí)現(xiàn)簡(jiǎn)單，具有高效的數(shù)據(jù)交互和很強(qiáng)的緩沖 能力，在目前各類通信系統(tǒng)不同層次之間的通信交互中廣泛應(yīng)用，但缺點(diǎn)是對(duì)工作環(huán)境，硬 件的穩(wěn)定性要求較高，并且出錯(cuò)后難W發(fā)現(xiàn)和恢復(fù)。
[0003] 第二種是基于兵鳥結(jié)構(gòu)的數(shù)據(jù)交互，基帶處理使用兩個(gè)存儲(chǔ)區(qū)分別一讀一寫，應(yīng) 用層檢測(cè)存儲(chǔ)狀態(tài)，決定是否進(jìn)行寫入到指定的存儲(chǔ)區(qū)，運(yùn)種方式能夠?qū)崿F(xiàn)不沖突交互，具 有很好的防錯(cuò)寫可恢復(fù)的特點(diǎn)，但存在時(shí)序設(shè)計(jì)復(fù)雜，接口交互復(fù)雜，適應(yīng)速率低的特點(diǎn)。
[0004] 第一種方法應(yīng)用于地面測(cè)控站基帶處理是一種優(yōu)選方法，但相比之下，飛行器在 飛行過程中，遙測(cè)系統(tǒng)各種信號(hào)的輸入和輸出受到外界和自身的電磁，震動(dòng)，加速度，溫度， 宇宙福射等各種干擾的影響很大，嚴(yán)重影響到測(cè)量數(shù)據(jù)的正確傳輸，所W該方法可靠性差 不宜采用；而第二種方法雖然可靠，但時(shí)序設(shè)計(jì)和接口交互都較為復(fù)雜，占用資源較多，尤 其適應(yīng)速率太低是瓶頸。如何設(shè)計(jì)合理的基帶忍片輸入緩沖方法，實(shí)現(xiàn)資源節(jié)約且簡(jiǎn)單健 壯的接口，高效且穩(wěn)定可靠的層間數(shù)據(jù)交互，是飛行器基帶忍片設(shè)計(jì)的一個(gè)難點(diǎn)。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明針對(duì)上述現(xiàn)有技術(shù)存在的不足之處，提供一種接口時(shí)序簡(jiǎn)單，可靠性高，緩 沖能力強(qiáng)，具有很強(qiáng)健壯性和可恢復(fù)性的基帶忍片輸入緩沖方法。
[0006] 本發(fā)明的上述目的可W通過下述技術(shù)方案予W實(shí)現(xiàn)：一種基帶忍片輸入緩沖方 法，其特征在于包括如下步驟:在輸入緩沖電路中設(shè)置數(shù)據(jù)采集電路、數(shù)據(jù)存儲(chǔ)模塊、初始 化邏輯模塊和寫控制邏輯模塊;基帶處理忍片外部輸入的遙測(cè)傳送帖按照帖間離散，帖內(nèi) 連續(xù)的傳輸規(guī)則，通過討良單端線串行輸入到數(shù)據(jù)采集電路，數(shù)據(jù)采集電路采用多點(diǎn)檢測(cè)的 方式檢測(cè)輸入時(shí)鐘跳變沿，獲得采集數(shù)據(jù)，完成接口處理;采集數(shù)據(jù)在寫控制邏輯模塊控制 下按編排規(guī)則寫入數(shù)據(jù)存儲(chǔ)模塊，當(dāng)數(shù)據(jù)存儲(chǔ)模塊中數(shù)據(jù)存儲(chǔ)量超過預(yù)設(shè)口限時(shí)，輸出 ready高電平指示信號(hào)；與輸入緩沖電路相連的后一級(jí)處理模塊檢測(cè)ready高電平指示信 號(hào)，然后根據(jù)調(diào)制速率與處理速率匹配情況，向輸入緩沖電路給出請(qǐng)求脈沖;輸入緩沖電路 若正在輸出數(shù)據(jù)，則不響應(yīng)該請(qǐng)求，否則，從數(shù)據(jù)存儲(chǔ)模塊中讀出一帖數(shù)據(jù)按照約定輸出格 式串行輸出。
[0007] 本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果： 接口時(shí)序簡(jiǎn)單。本發(fā)明基帶處理忍片外部輸入和緩沖電路內(nèi)部輸出均采用討良單端線 串行傳輸方式，外部輸入的遙測(cè)傳送帖，在數(shù)據(jù)采集電路中完成接口處理，實(shí)現(xiàn)W內(nèi)部系統(tǒng) 時(shí)鐘驅(qū)動(dòng)獲得采集數(shù)據(jù)，簡(jiǎn)化了接口設(shè)計(jì)和接口時(shí)序，尤其采用帖間離散，帖內(nèi)連續(xù)的方式 串行接收忍片外部輸入遙測(cè)數(shù)據(jù)，管腳占用少，結(jié)構(gòu)更簡(jiǎn)單。
[0008] 可靠性高。數(shù)據(jù)采集電路采用多點(diǎn)檢測(cè)的方式檢測(cè)時(shí)鐘跳變沿，能夠在獲得最佳 采樣時(shí)刻的同時(shí)，有效的消除各種原因帶來的輸入毛刺;數(shù)據(jù)存儲(chǔ)采用專口的寫控制邏輯 設(shè)計(jì)，能夠?qū)崿F(xiàn)不論忍片外部任何原因帶來的錯(cuò)誤寫入都不會(huì)影響到后續(xù)正確的傳送帖寫 入，從而提高了可靠性。
[0009] 緩沖能力強(qiáng)。輸入緩沖電路緩沖區(qū)實(shí)際使用大小設(shè)計(jì)為不大于實(shí)際物理存儲(chǔ)空間 的遙測(cè)傳送帖長(zhǎng)的最大整倍數(shù)，能夠極大化利用物理存儲(chǔ)空間，緩沖能力強(qiáng)。
[0010] 強(qiáng)健壯性和可恢復(fù)性。在重新配置，或異常抖動(dòng)而導(dǎo)致工作參數(shù)變化時(shí)，緩沖電路 會(huì)自動(dòng)初始化各寄存器狀態(tài)，丟棄緩沖區(qū)無效數(shù)據(jù)，能實(shí)現(xiàn)W最快速度從異常中恢復(fù)，并響 應(yīng)正確的配置。
【附圖說明】
[0011] 下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本方法進(jìn)一步說明。
[0012] 圖1是本發(fā)明基帶忍片輸入緩沖電路原理框圖。
[0013] 圖2是圖1輸入緩沖電路串行輸入時(shí)序圖。
[0014] 圖3是圖1輸入緩沖電路串行輸出時(shí)序圖。
【具體實(shí)施方式】
[0015] 參閱圖1。在W下描述的實(shí)施例中，在輸入緩沖電路中設(shè)有數(shù)據(jù)采集電路、數(shù)據(jù)存 儲(chǔ)模塊、初始化邏輯模塊和寫控制邏輯模塊;基帶處理忍片外部輸入的遙測(cè)傳送帖按照帖 間離散，帖內(nèi)連續(xù)的傳輸規(guī)則，通過3根單端線串行輸入到數(shù)據(jù)采集電路，數(shù)據(jù)采集電路采 用多點(diǎn)檢測(cè)的方式檢測(cè)輸入時(shí)鐘跳變沿，獲得采集數(shù)據(jù)，完成接口處理;采集數(shù)據(jù)在寫控制 邏輯模塊控制下按編排規(guī)則寫入數(shù)據(jù)存儲(chǔ)模塊，當(dāng)數(shù)據(jù)存儲(chǔ)模塊中數(shù)據(jù)存儲(chǔ)量超過預(yù)設(shè)口 限時(shí)，輸出ready高電平指示信號(hào)；與輸入緩沖電路相連的后一級(jí)處理模塊檢測(cè)到該高電平 指示信號(hào)，然后根據(jù)調(diào)制速率與處理速率匹配情況向輸入緩沖電路給出請(qǐng)求脈沖;輸入緩 沖電路若正在輸出數(shù)據(jù)，則不響應(yīng)該請(qǐng)求，否則，從數(shù)據(jù)存儲(chǔ)模塊中讀出一帖數(shù)據(jù)按照約定 輸出格式串行輸出。
[0016] 參閱圖2。輸入緩沖電路對(duì)基帶處理忍片外部輸入接口所設(shè)及的討良單端線傳輸約 定為，占空比50%的輸入采樣鐘811'_化1(下降沿與輸入數(shù)據(jù)811'_^，輸入使能811'_〔6的切換 沿對(duì)齊;基帶處理忍片外部處理模塊檢測(cè)到忍片輸入緩沖電路存儲(chǔ)狀態(tài)指示buf_state若 為低電平非滿，則按照帖間離散，帖內(nèi)連續(xù)的傳輸規(guī)則向忍片輸入緩沖電路輸入串行遙測(cè) 傳送帖。
[0017] 數(shù)據(jù)采集電路使用忍片內(nèi)部高頻系統(tǒng)鐘檢測(cè)低頻外部輸入時(shí)鐘上升沿，并采用多 點(diǎn)檢測(cè)方法W檢測(cè)到"Oir作為真實(shí)的上升沿的判據(jù)，在檢測(cè)到上升沿的時(shí)隙寄存經(jīng)過同 步延遲的輸入數(shù)據(jù)BIT_IN作為采樣值，寄存經(jīng)過同步延遲的輸入使能BIT_CE作為有效性指 示采樣值，從而在獲得最佳采樣時(shí)刻的同時(shí)有效的消除毛刺。
[0018] 輸入緩沖電路輸出到后級(jí)模塊采用握手式交互方式進(jìn)行，當(dāng)數(shù)據(jù)存儲(chǔ)模塊中緩沖 數(shù)據(jù)數(shù)目大于一帖長(zhǎng)度，則輸出有數(shù)據(jù)指示frame_rdy為高電平通知后級(jí)模塊;此后輸入緩 沖電路若檢測(cè)到后級(jí)模塊的取數(shù)脈沖get_en，如果當(dāng)前為輸出狀態(tài)，則不響應(yīng)請(qǐng)求而繼續(xù) 完成數(shù)據(jù)輸出，否則按照串行輸出時(shí)序約定，W讀指針rdptr所指向的存儲(chǔ)區(qū)地址開始，啟 動(dòng)一帖數(shù)據(jù)輸出過程。
[0019] 輸入緩沖電路收到外部復(fù)位、傳送帖長(zhǎng)重新配置、傳送帖長(zhǎng)因異常錯(cuò)誤而發(fā)生改 變時(shí)，均產(chǎn)生本地復(fù)位信號(hào)對(duì)相關(guān)寄存器進(jìn)行初始化，其中，輸入緩沖電路將讀指針rdptr， 寫指針wptr初始化為指向存儲(chǔ)區(qū)首地址，下一帖基地址next_base初始化為指向存儲(chǔ)區(qū)首 地址，存儲(chǔ)區(qū)真實(shí)使用容量use_size初始化為物理存儲(chǔ)大小，丟棄已存數(shù)據(jù)，W實(shí)現(xiàn)對(duì)新配 置或異常解除后對(duì)新需求的最快響應(yīng)。
[0020] 輸入緩沖電路寫控制邏輯檢測(cè)到外部傳送帖輸入啟動(dòng)時(shí)，置寫指針wrptr為下一 帖基地址next_base的值并開始寫入，同時(shí)更新下一帖基地址next_base，更新規(guī)則為：若更 新后小于存儲(chǔ)區(qū)物理大小，則更新為當(dāng)前值加一帖長(zhǎng)度后的地址;反之，則更新為指向存儲(chǔ) 區(qū)首地址，并且更新存儲(chǔ)區(qū)真實(shí)使用容量use_size為當(dāng)前的下一帖基地址next_base的數(shù) 值，輸入緩沖電路的存儲(chǔ)區(qū)容量Buse通過下式計(jì)算：
其中，Lf為遙測(cè)傳送帖長(zhǎng)，Bph為存儲(chǔ)區(qū)物理大小。
【主權(quán)項(xiàng)】
1. 一種基帶芯片輸入緩沖方法，其特征在于包括如下步驟:在輸入緩沖電路中設(shè)置數(shù) 據(jù)采集電路、數(shù)據(jù)存儲(chǔ)模塊、初始化邏輯模塊和寫控制邏輯模塊;基帶處理芯片外部輸入的 遙測(cè)傳送幀按照幀間離散，幀內(nèi)連續(xù)的傳輸規(guī)則，通過3根單端線串行輸入到數(shù)據(jù)采集電 路，數(shù)據(jù)采集電路采用多點(diǎn)檢測(cè)的方式檢測(cè)輸入時(shí)鐘跳變沿，獲得采集數(shù)據(jù)，完成接口處 理;采集數(shù)據(jù)在寫控制邏輯模塊控制下按編排規(guī)則寫入數(shù)據(jù)存儲(chǔ)模塊，當(dāng)數(shù)據(jù)存儲(chǔ)模塊中 數(shù)據(jù)存儲(chǔ)量超過預(yù)設(shè)門限時(shí)，輸出ready高電平指示信號(hào);與輸入緩沖電路相連的后一級(jí)處 理模塊檢測(cè)ready高電平指示信號(hào)，然后根據(jù)調(diào)制速率與處理速率匹配情況，向輸入緩沖電 路給出請(qǐng)求脈沖;輸入緩沖電路若正在輸出數(shù)據(jù)，則不響應(yīng)該請(qǐng)求，否則，從數(shù)據(jù)存儲(chǔ)模塊 中讀出一幀數(shù)據(jù)按照約定輸出格式串行輸出。2. 按權(quán)利要求1所述的基帶芯片輸入緩沖方法，其特征在于:輸入緩沖電路對(duì)基帶處理 芯片外部輸入接口所涉及的3根單端線傳輸規(guī)則約定為：占空比50 %的輸入采樣鐘BIT_CLK 下降沿與輸入數(shù)據(jù)BIT_IN，輸入使能BIT_CE的切換沿對(duì)齊;基帶處理芯片外部處理模塊檢 測(cè)到芯片輸入緩沖電路存儲(chǔ)狀態(tài)指示buf_state若為低電平非滿，則按照幀間離散，幀內(nèi)連 續(xù)的傳輸規(guī)則向芯片輸入緩沖電路輸入串行遙測(cè)傳送幀。3. 按權(quán)利要求1所述的基帶芯片輸入緩沖方法，其特征在于:數(shù)據(jù)采集電路使用基帶處 理芯片內(nèi)部高頻系統(tǒng)鐘檢測(cè)低頻外部輸入時(shí)鐘上升沿，并采用多點(diǎn)檢測(cè)方法以檢測(cè)到 "011"作為真實(shí)的上升沿的判據(jù)，在檢測(cè)到上升沿的時(shí)隙寄存經(jīng)過同步延遲的輸入數(shù)據(jù) BIT_IN作為采樣值，寄存經(jīng)過同步延遲的輸入使能BIT_CE作為有效性指示采樣值，從而在 獲得最佳采樣時(shí)刻的同時(shí)有效的消除毛刺。4. 按權(quán)利要求1所述的基帶芯片輸入緩沖方法，其特征在于:輸入緩沖電路輸出到后級(jí) 模塊采用握手式交互方式進(jìn)行，當(dāng)數(shù)據(jù)存儲(chǔ)模塊中緩沖數(shù)據(jù)數(shù)目大于一幀長(zhǎng)度，則輸出有 數(shù)據(jù)指示fram e_rdy為高電平通知后級(jí)模塊;此后輸入緩沖電路若檢測(cè)到后級(jí)模塊的取數(shù) 脈沖get_en，如果當(dāng)前為正在輸出狀態(tài)，則不響應(yīng)請(qǐng)求而繼續(xù)完成數(shù)據(jù)輸出，否則按照串行 輸出時(shí)序約定，以讀指針rdptr所指向的存儲(chǔ)區(qū)地址開始，啟動(dòng)一幀數(shù)據(jù)輸出過程。5. 按權(quán)利要求1所述的基帶芯片輸入緩沖方法，其特征在于:輸入緩沖電路收到外部復(fù) 位、傳送幀長(zhǎng)重新配置、傳送幀長(zhǎng)因異常錯(cuò)誤而發(fā)生改變時(shí)，均產(chǎn)生本地復(fù)位信號(hào)對(duì)相關(guān)寄 存器進(jìn)行初始化，其中，輸入緩沖電路將讀指針rdptr，寫指針wrptr初始化為指向存儲(chǔ)區(qū)首 地址，下一幀基地址next_base初始化為指向存儲(chǔ)區(qū)首地址，存儲(chǔ)區(qū)真實(shí)使用容量use_size 初始化為存儲(chǔ)區(qū)物理存儲(chǔ)大小，丟棄已存數(shù)據(jù)，以實(shí)現(xiàn)對(duì)新配置或異常解除后對(duì)新需求的 最快響應(yīng)。6. 按權(quán)利要求1所述的基帶芯片輸入緩沖方法，其特征在于:輸入緩沖電路寫控制邏輯 檢測(cè)到芯片外部遙測(cè)傳送幀輸入啟動(dòng)時(shí)，置寫指針wrptr為下一幀基地址next_base的值并 開始寫入，同時(shí)更新下一幀基地址n eXt_base，更新規(guī)則為:若更新后小于存儲(chǔ)區(qū)物理大小， 則更新為當(dāng)前值加一幀長(zhǎng)度后的地址;反之，則更新為指向存儲(chǔ)區(qū)首地址，并且更新存儲(chǔ)區(qū) 真實(shí)使用容量use_size為當(dāng)前的下一幀基地址next_base的數(shù)值。7. 按權(quán)利要求1所述的基帶芯片輸入緩沖方法，其特征在于:輸入緩沖電路的數(shù)據(jù)存儲(chǔ) 模塊存儲(chǔ)區(qū)容量Buse3通過下式計(jì)算：其中，Lf為遙測(cè)傳送幀長(zhǎng)，Bph為存儲(chǔ)區(qū)物理大小。
【文檔編號(hào)】G06F13/20GK106021144SQ201610342040
【公開日】2016年10月12日
【申請(qǐng)日】2016年5月20日
【發(fā)明人】蔣友邦
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第十研究所