一種用于無源標(biāo)簽芯片的設(shè)計驗證方法
【專利摘要】本發(fā)明公開了一種用于無源標(biāo)簽芯片的設(shè)計驗證方法，其設(shè)計驗證的步驟包括：算法設(shè)計的步驟、算法驗證的步驟、RTL設(shè)計的步驟和RTL驗證的步驟。本發(fā)明采用交叉實現(xiàn)和交叉驗證的設(shè)計方法，可以實現(xiàn)對RFID標(biāo)準(zhǔn)協(xié)議的充分實現(xiàn)、充分完善的驗證，使得一次性投片的成功率大大提高。
【專利說明】
一種用于無源標(biāo)簽芯片的設(shè)計驗證方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種用于無源標(biāo)簽芯片的設(shè)計驗證方法。
【背景技術(shù)】
[0002]目前，當(dāng)前行業(yè)對RFID協(xié)議的設(shè)計實現(xiàn)一般都是邏輯和算法分開的，或者是直接采用邏輯實現(xiàn)，但實際上邏輯和算法應(yīng)該是相輔相成的，既是相互獨(dú)立又是緊密聯(lián)系在一起的。當(dāng)前的RFID標(biāo)簽芯片的數(shù)字部分設(shè)計驗證一般都是設(shè)計人員采用verilog進(jìn)行代碼實現(xiàn)，驗證人員將RTL代碼例化到驗證環(huán)境中作為一個被測試模塊DUT，對其灌激勵并檢查輸出。這種驗證方式的代碼覆蓋率和功能覆蓋率很難達(dá)到投片的要求，而且可能造成對RFID協(xié)議實現(xiàn)的不完善、不完美，可能造成生產(chǎn)出來的芯片某些功能缺失，某些功能滿足要求但是性能不滿足要求，而且很難定位問題出現(xiàn)在哪里。

【發(fā)明內(nèi)容】

[0003]本發(fā)明目的是針對現(xiàn)有技術(shù)存在的缺陷提供一種用于無源標(biāo)簽芯片的設(shè)計驗證方法。
[0004]本發(fā)明為實現(xiàn)上述目的，采用如下技術(shù)方案:一種用于無源標(biāo)簽芯片的設(shè)計驗證方法，包括如下步驟:
[0005]步驟(I)，確定RFID標(biāo)準(zhǔn)協(xié)議，以確定RFID所要實現(xiàn)的各項功能和所要達(dá)到的各項性能指標(biāo);
[0006]步驟(2)，RFID標(biāo)準(zhǔn)協(xié)議確定后，邏輯驗證工程師開始編寫RTL邏輯驗證規(guī)格書，編寫時需要參考步驟(12)中邏輯設(shè)計工程師編寫的邏輯詳細(xì)設(shè)計方案，且RTL邏輯驗證規(guī)格書里面的驗證規(guī)格必須覆蓋步驟(I)的標(biāo)準(zhǔn)協(xié)議中的所有功能和性能指標(biāo)；
[0007]步驟(3)，RTL邏輯驗證規(guī)格書評審?fù)瓿珊?，邏輯驗證工程師開始進(jìn)行RTL測試點(diǎn)分解，分解的測試點(diǎn)必須覆蓋步驟(2)中所有的驗證規(guī)格;測試點(diǎn)分解完成后進(jìn)行RTL直接用例構(gòu)造，構(gòu)造的RTL直接用例不許和測試點(diǎn)進(jìn)行一一對應(yīng)；
[0008]步驟(4)，測試點(diǎn)分解、RTL直接用例構(gòu)造完成后，邏輯驗證工程師開始搭建VMM來驗證環(huán)境搭建；
[0009]步驟(5)，驗證環(huán)境搭建完成后，邏輯驗證工程師對驗證環(huán)境的各個組成部分進(jìn)行聯(lián)合仿真調(diào)試，調(diào)試完成后，邏輯驗證工程師讓驗證環(huán)境跑通第一個用例，即驗證環(huán)境的冒煙；
[0010]步驟(6)，步驟(5)的驗證環(huán)境調(diào)試及冒煙用例跑通后，邏輯驗證工程師將步驟(3)構(gòu)造的所有RTL直接用例在驗證環(huán)境中全部跑通，直到全部RTL直接用例通過;該步驟需要調(diào)用步驟(14)的SV模型，需要例化步驟(15)邏輯設(shè)計工程師編寫的RTL代碼，需要調(diào)用步驟
(31)算法工程師使用MATLAB生成的可執(zhí)行參考模型；
[0011]步驟(6-2)，步驟(6)的RTL直接用例執(zhí)行完成后，邏輯驗證工程師開始搭建隨機(jī)驗證環(huán)境，隨機(jī)驗證環(huán)境能實現(xiàn)全隨機(jī)和部分隨機(jī)的功能;其中，全隨機(jī)和部分隨機(jī)的功能使用peri腳本進(jìn)行實現(xiàn)，或者采用system verilog進(jìn)行實現(xiàn)；
[0012]步驟(6-3)，步驟(6-2)的隨機(jī)驗證環(huán)境搭建完成，以及隨機(jī)腳本編寫完成后，邏輯驗證工程師需要構(gòu)造隨機(jī)用例；
[0013]步驟(7)，步驟(6-3)的隨機(jī)用例構(gòu)造完成后，邏輯驗證工程師即開始每天執(zhí)行隨機(jī)用例，隨機(jī)用例配置參數(shù)的隨機(jī)種子采用日期+時間作為隨機(jī)種子；
[0014]步驟(8)，隨機(jī)用例運(yùn)行足夠長時間后，邏輯驗證工程師開始收集代碼覆蓋率和功能覆蓋率；
[0015]步驟(9)，步驟(8)的代碼覆蓋率達(dá)標(biāo)后，邏輯驗證工程師開始編寫功能覆蓋率代碼，并將功能覆蓋率代碼加入到VMM驗證環(huán)境中；
[0016]步驟(10)，步驟(8)的功能覆蓋率代碼編寫完成并加入到驗證環(huán)境中后，開始運(yùn)行驗證環(huán)境，并進(jìn)行功能覆蓋率的收集；
[0017]步驟(11)，RFID標(biāo)準(zhǔn)協(xié)議確定后，邏輯設(shè)計工程師開始編寫RTL邏輯需求規(guī)格書，邏輯需求規(guī)格書必須覆蓋步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議中的所有功能和性能指標(biāo)；
[0018]步驟(12)、步驟(11)的邏輯需求規(guī)格書編寫完成并評審?fù)ㄟ^后，邏輯設(shè)計工程師開始編寫邏輯詳細(xì)設(shè)計方案，邏輯詳細(xì)設(shè)計方案要求畫出所有頂層模塊和子模塊的框圖及模塊之間的信號連接關(guān)系，各個模塊的輸入輸出信號及位寬、功能描述，以及所有輸入輸出信號的時序圖；
[0019]步驟(13)，步驟(12)的邏輯詳細(xì)設(shè)計方案編寫完成并評審?fù)ㄟ^后，邏輯驗證工程師根據(jù)邏輯詳細(xì)設(shè)計方案開始進(jìn)行system verilog代碼的實現(xiàn)，然后使用MATLAB生成的參考模型進(jìn)行比對驗證；
[0020]步驟(14)，步驟(13)的SV模型編寫完成后，邏輯驗證工程師需要對systemverilog代碼進(jìn)行自我檢查，檢查通過后再執(zhí)行步驟(6)及后續(xù)的步驟；
[0021]步驟(15)，步驟(12)的邏輯詳細(xì)設(shè)計方案編寫完成并評審?fù)ㄟ^后，邏輯設(shè)計工程師開始進(jìn)行RTL verilog代碼的編寫，該步驟和步驟(13)同時進(jìn)行；
[0022]步驟(16)，步驟(15)的RTL verilog代碼編寫完成后，邏輯設(shè)計工程師還需要進(jìn)行RTL verilog代碼的檢查;RTL verilog代碼檢查通過后，邏輯設(shè)計工程師將RTL verilog代碼交付給邏輯驗證工程師例化到VMM驗證環(huán)境中進(jìn)行驗證，同時將RTL verilog代碼交付給算法驗證工程師進(jìn)行邏輯、算法的聯(lián)合調(diào)試；
[0023]步驟(17)，步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議確定后，算法設(shè)計工程師開始進(jìn)行算法邏輯需求規(guī)格書的編寫，該算法邏輯需求規(guī)格書需要覆蓋RFID標(biāo)準(zhǔn)協(xié)議中所有的功能性能要求；該步驟和步驟(2)、步驟(11)同時進(jìn)行；
[0024]步驟(18)，步驟(17)的算法邏輯需求規(guī)格書編寫完成并通過評審后，算法設(shè)計工程師開始進(jìn)行算法邏輯詳細(xì)設(shè)計方案的編寫，該算法邏輯詳細(xì)設(shè)計方案用于實現(xiàn)步驟(17)的算法邏輯需求規(guī)格書中的所有需求規(guī)格；
[0025]步驟(19)，步驟(18)的算法邏輯詳細(xì)設(shè)計方案編寫完成并通過評審后，算法設(shè)計工程師開始進(jìn)行算法實現(xiàn)；
[0026]步驟(20)，步驟(19)的算法實現(xiàn)完成后，算法設(shè)計工程師先進(jìn)行第一遍檢查，檢查完成后交付給算法驗證工程師進(jìn)行驗證;該步驟完成后需要交付給步驟(21)和步驟(29)執(zhí)行后續(xù)的步驟；
[0027]步驟(21)，步驟(16)的RTL verilog代碼和步驟(20)的算法實現(xiàn)后，邏輯驗證工程師和算法驗證工程師共同參與制定FPGA測試用例，F(xiàn)PGA測試用例需要覆蓋所有的RTL/算法直接用例，還要覆蓋產(chǎn)品化后的所有應(yīng)用場景；
[0028]步驟(21-2)，步驟(21)的FPGA用例構(gòu)造完成后，邏輯驗證工程師和算法驗證工程師開始進(jìn)行算法、邏輯的FPGA聯(lián)調(diào)，該調(diào)試基于MATLAB+DSP+FPGA進(jìn)行；
[0029]步驟(22)，步驟(21-2)的FPGA聯(lián)合調(diào)試通過后，開始執(zhí)行FPGA用例，該過程涉及到邏輯驗證工程師和算法驗證工程師共同定位相應(yīng)的用例FAIL問題，根據(jù)問題根源制定相應(yīng)的解決方案，直到測試用例全部通過；
[0030]步驟(23)，步驟(22)的FPGA用例執(zhí)行完后，邏輯驗證工程師和算法驗證工程師開始共同進(jìn)行穩(wěn)定性、可靠性各項功能性能參數(shù)測試、直到所有功能性能參數(shù)達(dá)標(biāo)；
[0031]步驟(24)，步驟(23)的所有功能性能測試達(dá)標(biāo)后，邏輯驗證工程師和算法驗證工程師共同撰寫FPGA測試報告，報告評審?fù)ㄟ^后，F(xiàn)PGA測試完成；
[0032]步驟(25)，步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議確定后，算法驗證工程師開始進(jìn)行算法驗證規(guī)格書的編寫，該算法驗證規(guī)格書需要覆蓋標(biāo)準(zhǔn)協(xié)議中所有的功能性能要求;該步驟和步驟
(2)、步驟(7)、步驟(11)同時進(jìn)行；
[0033]步驟(26)，步驟(25)的算法驗證規(guī)格書編寫完成且評審?fù)ㄟ^后，算法驗證工程師開始進(jìn)行算法測試點(diǎn)的分解和用例構(gòu)造，該步驟分解的測試點(diǎn)需要覆蓋步驟(25)的所有算法驗證規(guī)格，同時必須覆蓋步驟(17)的所有需求規(guī)格；
[0034]步驟(27)，步驟(26)的算法測試點(diǎn)分解、用例構(gòu)造完成后，算法驗證工程師進(jìn)行算法的驗證環(huán)境搭建；
[0035]步驟(28)，步驟(27)的算法驗證環(huán)境搭建完成后，算法驗證工程師進(jìn)行算法驗證環(huán)境的調(diào)試，調(diào)試通過后，進(jìn)行用例冒煙，跑通第一條用例；
[0036]步驟(29)、算法用例冒煙后，算法驗證工程師開始執(zhí)行算法直接用例，該步驟會調(diào)用步驟(20)調(diào)試通過的芯片的算法實現(xiàn)模型；
[0037]步驟(30)、算法驗證工程師進(jìn)行算法隨機(jī)驗證環(huán)境的搭建；
[0038]步驟(30-2)、步驟(30)的隨機(jī)驗證環(huán)境搭建完成后，算法驗證工程師進(jìn)行算法隨機(jī)用例的構(gòu)造；
[0039]步驟(30-3)，步驟(30-2)的算法隨機(jī)用例構(gòu)造完成后，算法驗證工程師開始執(zhí)行算法隨機(jī)用例;算法隨機(jī)用例的隨機(jī)種子以日期+時間作為種子，避免重復(fù);隨機(jī)用例的執(zhí)行要做到每日隨機(jī)執(zhí)行，每日生成隨機(jī)報告，直到代碼覆蓋率達(dá)到要求為止；
[0040]步驟(31)、步驟(30-3)的隨機(jī)用例執(zhí)行完成且代碼覆蓋率達(dá)標(biāo)后，算法驗證工程師將MATLAB的SMULINK加M語言代碼生成為一個可執(zhí)行的文件，交付給邏輯驗證工程師進(jìn)行調(diào)用和比對驗證。
[0041]本發(fā)明的有益效果:本發(fā)明采用交叉實現(xiàn)和交叉驗證的設(shè)計方法，可以實現(xiàn)對RFID標(biāo)準(zhǔn)協(xié)議的充分實現(xiàn)、充分完善的驗證，使得一次性投片的成功率大大提高。
【附圖說明】
[0042]圖1本發(fā)明的設(shè)計驗證流程示意圖。
【具體實施方式】
[0043]圖1所示，公開了一種用于無源標(biāo)簽芯片的設(shè)計驗證方法，包括如下步驟:
[0044]步驟(I)，確定RFID標(biāo)準(zhǔn)協(xié)議，以確定RFID所要實現(xiàn)的各項功能和所要達(dá)到的各項性能指標(biāo);其中，上述RFID標(biāo)準(zhǔn)協(xié)議可以是國家制定的，也可以是RFID行業(yè)制定的。
[0045]步驟(2)，RFID標(biāo)準(zhǔn)協(xié)議確定后，邏輯驗證工程師開始編寫RTURegisterTransferLevel寄存器傳輸級電路)邏輯驗證規(guī)格書，編寫時需要參考步驟(12)中邏輯設(shè)計工程師編寫的邏輯詳細(xì)設(shè)計方案，且RTL邏輯驗證規(guī)格書里面的驗證規(guī)格必須覆蓋步驟(I)的標(biāo)準(zhǔn)協(xié)議中的所有功能和性能指標(biāo);邏輯驗證規(guī)格書編寫完成后需要邏輯、算法相關(guān)專家評審?fù)瓿珊蠓侥苓M(jìn)彳丁后續(xù)的工作。
[0046]步驟(3)，RTL邏輯驗證規(guī)格書評審?fù)瓿珊?，邏輯驗證工程師開始進(jìn)行RTL測試點(diǎn)分解，分解的測試點(diǎn)必須覆蓋步驟(2)中所有的驗證規(guī)格;測試點(diǎn)分解完成后進(jìn)行RTL直接用例構(gòu)造，構(gòu)造的RTL直接用例不許和測試點(diǎn)進(jìn)行一一對應(yīng);測試點(diǎn)分解和RTL直接用例完成后需要相關(guān)專家評審?fù)ㄟ^后方能進(jìn)行后續(xù)的工作。
[0047]步驟(4)，測試點(diǎn)分解、RTL直接用例造完成后，邏輯驗證工程師開始搭建VMM(Verificat1n Methodology Manual，驗證方法學(xué)手冊)來驗證環(huán)境搭建;驗證環(huán)境搭建完成后需要相關(guān)專家評審?fù)ㄟ^后方能進(jìn)行后續(xù)的工作。
[0048]步驟(5)，驗證環(huán)境搭建完成后，邏輯驗證工程師對驗證環(huán)境的各個組成部分進(jìn)行聯(lián)合仿真調(diào)試，調(diào)試完成后，邏輯驗證工程師讓驗證環(huán)境跑通第一個用例，即驗證環(huán)境的冒煙；
[0049]步驟(6)，步驟(5)的驗證環(huán)境調(diào)試及冒煙用例跑通后，邏輯驗證工程師將步驟(3)構(gòu)造的所有RTL直接用例(RTL直接用例即是所有參數(shù)配置固定的測試用例)在驗證環(huán)境中全部跑通，直到全部RTL直接用例通過;該步驟需要調(diào)用步驟(14)的SV模型(SV模型是邏輯驗證人員采用system verilog編寫的芯片RTL的一個參考模型，用來和芯片RTL—起對比驗證。)，需要例化步驟(15)邏輯設(shè)計工程師編寫的RTL代碼，需要調(diào)用步驟(27)算法工程師使用MATLAB(MATrixLABoratory的縮寫，是一款由美國The MathWorks公司生產(chǎn)的一款軟件)生成的可執(zhí)行參考模型；
[0050]步驟(6-2)，步驟(6)的RTL直接用例執(zhí)行完成后，邏輯驗證工程師開始搭建隨機(jī)驗證環(huán)境，隨機(jī)驗證環(huán)境能實現(xiàn)全隨機(jī)和部分隨機(jī)的功能(全隨機(jī)即是所有配置參數(shù)在有效范圍內(nèi)任意取值;部分隨機(jī)是某些配置參數(shù)固定，其他參數(shù)隨機(jī))；其中，全隨機(jī)和部分隨機(jī)的功能使用per I腳本進(jìn)行實現(xiàn)，或者采用system verilog進(jìn)行實現(xiàn);本發(fā)明方法采用per I腳步實現(xiàn)，在隨機(jī)用例運(yùn)行之前調(diào)用該peri腳本對配置參數(shù)進(jìn)行隨機(jī)。
[0051]步驟(6-3)，步驟(6-2)的隨機(jī)驗證環(huán)境搭建完成，以及隨機(jī)腳本編寫完成后，邏輯驗證工程師需要構(gòu)造隨機(jī)用例；隨機(jī)用例的構(gòu)造需要充分完善，通過一定時間的隨機(jī)用例執(zhí)行，能使代碼覆蓋率和功能覆蓋率滿足投片的要求。
[0052]步驟(7)，步驟(6-3)的隨機(jī)用例構(gòu)造完成后，邏輯驗證工程師即開始每天執(zhí)行隨機(jī)用例，隨機(jī)用例配置參數(shù)的隨機(jī)種子采用日期+時間作為隨機(jī)種子;這樣隨機(jī)種子是隨時間遞增的方式，隨機(jī)種子永遠(yuǎn)不會重復(fù)，即隨機(jī)出來的配置參數(shù)組合永遠(yuǎn)不會和之前的重復(fù)。
[0053]步驟(8)，隨機(jī)用例運(yùn)行足夠長時間后，邏輯驗證工程師開始收集代碼覆蓋率和功能覆蓋率;代碼覆蓋率達(dá)到投片要求后才能開始后續(xù)的工作。
[0054]步驟(9)，步驟(8)的代碼覆蓋率達(dá)標(biāo)后，邏輯驗證工程師開始編寫功能覆蓋率代碼，并將功能覆蓋率代碼加入到VMM驗證環(huán)境中；
[0055]步驟(10)，步驟(8)的功能覆蓋率代碼編寫完成并加入到驗證環(huán)境中后，開始運(yùn)行驗證環(huán)境，并進(jìn)行功能覆蓋率的收集;功能覆蓋率要求達(dá)到100 %才能投片。
[0056]步驟(11)，RFID標(biāo)準(zhǔn)協(xié)議確定后，邏輯設(shè)計工程師開始編寫RTL邏輯需求規(guī)格書，邏輯需求規(guī)格書必須覆蓋步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議中的所有功能和性能指標(biāo);邏輯需求規(guī)格書編寫完成后需要邏輯、算法相關(guān)專家評審?fù)瓿珊蠓侥苓M(jìn)行后續(xù)的工作。
[0057]步驟(12)、步驟(11)的邏輯需求規(guī)格書編寫完成并評審?fù)ㄟ^后，邏輯設(shè)計工程師開始編寫邏輯詳細(xì)設(shè)計方案，邏輯詳細(xì)設(shè)計方案要求畫出所有頂層模塊和子模塊的框圖及模塊之間的信號連接關(guān)系，各個模塊的輸入輸出信號及位寬、功能描述，以及所有輸入輸出信號的時序圖；邏輯詳細(xì)設(shè)計方案的出口條件是其他設(shè)計人員能僅僅根據(jù)該文檔進(jìn)行代碼實現(xiàn)。
[0058]步驟(13)，步驟(12)的邏輯詳細(xì)設(shè)計方案編寫完成并評審?fù)ㄟ^后，邏輯驗證工程師根據(jù)邏輯詳細(xì)設(shè)計方案開始進(jìn)行system verilog代碼的實現(xiàn)，然后使用MATLAB生成的SV模型進(jìn)行比對驗證。其中，system verilog代碼是一種類似于C語言的描述語言，主要用來驗證芯片的RTL代碼。
[0059]步驟(14)，步驟(13)的SV模型比對驗證完成后，邏輯驗證工程師需要對systemverilog代碼進(jìn)行自我檢查，檢查通過后再執(zhí)行步驟(6)及后續(xù)的步驟；
[0060]步驟(15)，步驟(12)的邏輯詳細(xì)設(shè)計方案編寫完成并評審?fù)ㄟ^后，邏輯設(shè)計工程師開始進(jìn)行RTL verilog代碼的編寫，該步驟和步驟(13)同時進(jìn)行;其中，RTL verilog代碼是邏輯設(shè)計工程師采用verilog對芯片的一種硬件描述語言實現(xiàn)，該代碼直接用來生成芯片的版圖用于流片。
[0061]步驟(16)，步驟(15)的RTL verilog代碼編寫完成后，邏輯設(shè)計工程師還需要進(jìn)行RTL verilog代碼的檢查;RTL verilog代碼檢查通過后，邏輯設(shè)計工程師將RTL verilog代碼交付給邏輯驗證工程師例化到VMM驗證環(huán)境鐘進(jìn)行驗證，同時將RTL verilog代碼交付給算法驗證工程師進(jìn)行邏輯、算法的聯(lián)合調(diào)試；
[0062]步驟(17)，步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議確定后，算法設(shè)計工程師開始進(jìn)行算法邏輯需求規(guī)格書的編寫，該算法邏輯需求規(guī)格書需要覆蓋RFID標(biāo)準(zhǔn)協(xié)議中所有的功能性能要求；該步驟和步驟(2)、步驟(11)同時進(jìn)行;算法邏輯需求規(guī)格數(shù)需要通過評審。
[0063]步驟(18)，步驟(17)的算法邏輯需求規(guī)格書編寫完成并通過評審后，算法設(shè)計工程師開始進(jìn)行算法邏輯詳細(xì)設(shè)計方案的編寫，該算法邏輯詳細(xì)設(shè)計方案用于實現(xiàn)步驟(17)的算法邏輯需求規(guī)格書中的所有需求規(guī)格；
[0064]步驟(19)，步驟(18)的算法邏輯詳細(xì)設(shè)計方案編寫完成并通過評審后，算法設(shè)計工程師開始進(jìn)行算法實現(xiàn);本發(fā)明方法的算法實現(xiàn)采用MATLAB的Simulink和M語言進(jìn)行。(Simulink是MATLAB最重要的組件之一，它提供一個動態(tài)系統(tǒng)建模、仿真和綜合分析的集成環(huán)境。M語言是MATLAB自身的編程語言。)
[0065]步驟(20)，步驟(19)的算法實現(xiàn)完成后，算法設(shè)計工程師先進(jìn)行第一遍檢查，檢查完成后交付給算法驗證工程師進(jìn)行驗證;該步驟完成后需要交付給步驟(21)和步驟(29)執(zhí)行后續(xù)的步驟；
[0066]步驟(21)，步驟(16)的RTL verilog代碼和步驟(20)的算法實現(xiàn)后，邏輯驗證工程師和算法驗證工程師共同參與制定FPGA測試用例，F(xiàn)PGA測試用例需要覆蓋所有的RTL/算法直接用例，還要覆蓋產(chǎn)品化后的所有應(yīng)用場景；
[0067]步驟(21-2)，步驟(21)的FPGA用例構(gòu)造完成后，邏輯驗證工程師和算法驗證工程師開始進(jìn)行算法、邏輯的FPGA聯(lián)調(diào)，該調(diào)試基于MATLAB+DSP+FPGA進(jìn)行；
[0068]步驟(22)，步驟(21-2)的FPGA聯(lián)合調(diào)試通過后，開始執(zhí)行FPGA用例，該過程涉及到邏輯驗證工程師和算法驗證工程師共同定位相應(yīng)的用例FAIL問題，根據(jù)問題根源制定相應(yīng)的解決方案，直到測試用例全部通過；
[0069]步驟(23)，步驟(22)的FPGA用例執(zhí)行完后，邏輯驗證工程師和算法驗證工程師開始共同進(jìn)行各項功能性能參數(shù)測試、直到所有功能性能參數(shù)達(dá)標(biāo)；
[0070]步驟(24)，步驟(23)的所有功能性能測試達(dá)標(biāo)后，邏輯驗證工程師和算法驗證工程師共同撰寫FPGA測試報告，報告評審?fù)ㄟ^后，F(xiàn)PGA測試完成；
[0071 ] 步驟(25)，步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議確定后，算法驗證工程師開始進(jìn)行算法驗證規(guī)格書的編寫，該算法驗證規(guī)格書需要覆蓋標(biāo)準(zhǔn)協(xié)議中所有的功能性能要求;該步驟和步驟
(2)、步驟(7)、步驟(11)同時進(jìn)行；
[0072]步驟(26)，步驟(25)的算法驗證規(guī)格書編寫完成且評審?fù)ㄟ^后，算法驗證工程師開始進(jìn)行算法測試點(diǎn)的分解和用例構(gòu)造，該步驟分解的測試點(diǎn)需要覆蓋步驟(25)的所有算法驗證規(guī)格，同時必須覆蓋步驟(17)的所有需求規(guī)格；
[0073]步驟(27)，步驟(26)的算法測試點(diǎn)分解、用例構(gòu)造完成后，算法驗證工程師進(jìn)行算法的驗證環(huán)境搭建;采用MATLAB的S頂U(kuò)LINK和M語言進(jìn)行。
[0074]步驟(28)，步驟(27)的算法驗證環(huán)境搭建完成后，算法驗證工程師進(jìn)行算法驗證環(huán)境的調(diào)試，調(diào)試通過后，進(jìn)行用例冒煙，跑通第一條用例；
[0075]步驟(29)、算法用例冒煙后，算法驗證工程師開始執(zhí)行算法直接用例，該步驟會調(diào)用步驟(20)調(diào)試通過的芯片的算法實現(xiàn)模型；
[0076]步驟(3 O )、算法驗證工程師進(jìn)行算法隨機(jī)驗證環(huán)境的搭建；采用MAT LAB的S頂U(kuò)LINK和M語言進(jìn)行。
[0077]步驟(30-2)、步驟(30)的隨機(jī)驗證環(huán)境搭建完成后，算法驗證工程師進(jìn)行算法隨機(jī)用例的構(gòu)造;算法隨機(jī)用例和邏輯隨機(jī)用例類似，分為半隨機(jī)和全隨機(jī)兩種，半隨機(jī)是用例的部分參數(shù)配置固定，全隨機(jī)是用例的所有配置參數(shù)在有效范圍內(nèi)隨機(jī)。隨機(jī)用例的構(gòu)造要能覆蓋所有直接用例以外的應(yīng)用場景。
[0078]步驟(30-3)，步驟(30-2)的算法隨機(jī)用例構(gòu)造完成后，算法驗證工程師開始執(zhí)行算法隨機(jī)用例;算法隨機(jī)用例的隨機(jī)種子以日期+時間作為種子，避免重復(fù);隨機(jī)用例的執(zhí)行要做到每日隨機(jī)執(zhí)行，每日生成隨機(jī)報告，直到代碼覆蓋率達(dá)到要求為止；
[0079]步驟(31)、步驟(30-3)的隨機(jī)用例執(zhí)行完成且代碼覆蓋率達(dá)標(biāo)后，算法驗證工程師將MATLAB的SMULINK加M語言代碼生成為一個可執(zhí)行的文件，交付給邏輯驗證工程師進(jìn)行調(diào)用和比對驗證。
[0080]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.一種用于無源標(biāo)簽芯片的設(shè)計驗證方法，其特征在于，包括如下步驟: 步驟(I)，確定RFID標(biāo)準(zhǔn)協(xié)議，以確定RFID所要實現(xiàn)的各項功能和所要達(dá)到的各項性能指標(biāo); 步驟(2)，RFID標(biāo)準(zhǔn)協(xié)議確定后，邏輯驗證工程師開始編寫RTL邏輯驗證規(guī)格書，編寫時需要參考步驟(12)中邏輯設(shè)計工程師編寫的邏輯詳細(xì)設(shè)計方案，且RTL邏輯驗證規(guī)格書里面的驗證規(guī)格必須覆蓋步驟(I)的標(biāo)準(zhǔn)協(xié)議中的所有功能和性能指標(biāo)； 步驟(3)，RTL邏輯驗證規(guī)格書評審?fù)瓿珊?，邏輯驗證工程師開始進(jìn)行RTL測試點(diǎn)分解，分解的測試點(diǎn)必須覆蓋步驟(2)中所有的驗證規(guī)格;測試點(diǎn)分解完成后進(jìn)行RTL直接用例構(gòu)造，構(gòu)造的RTL直接用例必須和測試點(diǎn)進(jìn)行一一對應(yīng)； 步驟(4)，測試點(diǎn)分解、RTL直接用例構(gòu)造完成后，邏輯驗證工程師開始搭建VMM來驗證環(huán)境搭建； 步驟(5)，驗證環(huán)境搭建完成后，邏輯驗證工程師對驗證環(huán)境的各個組成部分進(jìn)行聯(lián)合仿真調(diào)試，調(diào)試完成后，邏輯驗證工程師讓驗證環(huán)境跑通第一個用例，即驗證環(huán)境的冒煙；步驟(6)，步驟(5)的驗證環(huán)境調(diào)試及冒煙用例跑通后，邏輯驗證工程師將步驟(3)構(gòu)造的所有RTL直接用例在驗證環(huán)境中全部跑通，直到全部RTL直接用例通過;該步驟需要調(diào)用步驟(14)的SV模型，需要例化步驟(15)邏輯設(shè)計工程師編寫的RTL代碼，需要調(diào)用步驟(31)算法工程師使用MATLAB生成的可執(zhí)行參考模型； 步驟(6-2)，步驟(6)的RTL直接用例執(zhí)行完成后，邏輯驗證工程師開始搭建隨機(jī)驗證環(huán)境，隨機(jī)驗證環(huán)境能實現(xiàn)全隨機(jī)和部分隨機(jī)的功能；其中，全隨機(jī)和部分隨機(jī)的功能使用peri腳本進(jìn)行實現(xiàn)，或者采用system verilog進(jìn)行實現(xiàn)； 步驟(6-3)，步驟(6-2)的隨機(jī)驗證環(huán)境搭建完成，以及隨機(jī)腳本編寫完成后，邏輯驗證工程師需要構(gòu)造隨機(jī)用例； 步驟(7)，步驟(6-3)的隨機(jī)用例構(gòu)造完成后，邏輯驗證工程師即開始每天執(zhí)行隨機(jī)用例，隨機(jī)用例配置參數(shù)的隨機(jī)種子采用日期+時間作為隨機(jī)種子； 步驟(8)，隨機(jī)用例運(yùn)行足夠長時間后，邏輯驗證工程師開始收集代碼覆蓋率； 步驟(9)，步驟(8)的代碼覆蓋率達(dá)標(biāo)后，邏輯驗證工程師開始編寫功能覆蓋率代碼，并將功能覆蓋率代碼加入到VMM驗證環(huán)境中； 步驟(9-2)，步驟(9)的功能覆蓋率代碼編寫完成并加入到驗證環(huán)境中后，開始運(yùn)行驗證環(huán)境，并進(jìn)行功能覆蓋率的收集； 步驟(10)，代碼覆蓋率和功能覆蓋率達(dá)標(biāo)后，驗證結(jié)束。 步驟(II)，RFID標(biāo)準(zhǔn)協(xié)議確定后，邏輯設(shè)計工程師開始編寫RTL邏輯需求規(guī)格書，邏輯需求規(guī)格書必須覆蓋步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議中的所有功能和性能指標(biāo)； 步驟(12)，步驟(11)的邏輯需求規(guī)格書編寫完成并評審?fù)ㄟ^后，邏輯設(shè)計工程師開始編寫邏輯詳細(xì)設(shè)計方案，邏輯詳細(xì)設(shè)計方案要求畫出所有頂層模塊和子模塊的框圖及模塊之間的信號連接關(guān)系，各個模塊的輸入輸出信號及位寬、功能描述，以及所有輸入輸出信號的時序圖； 步驟(13)，步驟(12)的邏輯詳細(xì)設(shè)計方案編寫完成并評審?fù)ㄟ^后，邏輯驗證工程師根據(jù)邏輯詳細(xì)設(shè)計方案開始進(jìn)行system verilog代碼的實現(xiàn)，然后使用MATLAB生成的參考模型進(jìn)行比對驗證； 步驟(14)，步驟(13)的SV模型編寫完成后，邏輯驗證工程師需要對system verilog代碼進(jìn)行自我檢查，檢查通過后再執(zhí)行步驟(6)及后續(xù)的步驟； 步驟(15)，步驟(12)的邏輯詳細(xì)設(shè)計方案編寫完成并評審?fù)ㄟ^后，邏輯設(shè)計工程師開始進(jìn)行RTL verilog代碼的編寫，該步驟和步驟(13)同時進(jìn)行； 步驟(16)，步驟(15)的RTL verilog代碼編寫完成后，邏輯設(shè)計工程師還需要進(jìn)行RTLverilog代碼的檢查;RTL verilog代碼檢查通過后，邏輯設(shè)計工程師將RTL verilog代碼交付給邏輯驗證工程師例化到VMM驗證環(huán)境鐘進(jìn)行驗證，同時將RTL verilog代碼交付給算法驗證工程師進(jìn)行邏輯、算法的聯(lián)合調(diào)試； 步驟(17)，步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議確定后，算法設(shè)計工程師開始進(jìn)行算法邏輯需求規(guī)格書的編寫，該算法邏輯需求規(guī)格書需要覆蓋RFID標(biāo)準(zhǔn)協(xié)議中所有的功能性能要求;該步驟和步驟(2)、步驟(11)同時進(jìn)行； 步驟(18)，步驟(17)的算法邏輯需求規(guī)格書編寫完成并通過評審后，算法設(shè)計工程師開始進(jìn)行算法邏輯詳細(xì)設(shè)計方案的編寫，該算法邏輯詳細(xì)設(shè)計方案用于實現(xiàn)步驟(17)的算法邏輯需求規(guī)格書中的所有需求規(guī)格； 步驟(19)，步驟(18)的算法邏輯詳細(xì)設(shè)計方案編寫完成并通過評審后，算法設(shè)計工程師開始進(jìn)行算法實現(xiàn)； 步驟(20)，步驟(19)的算法實現(xiàn)完成后，算法設(shè)計工程師先進(jìn)行第一遍檢查，檢查完成后交付給算法驗證工程師進(jìn)行驗證;該步驟完成后需要交付給步驟(21)和步驟(29)執(zhí)行后續(xù)的步驟； 步驟(21)，步驟(16)的RTL verilog代碼和步驟(20)的算法實現(xiàn)后，邏輯驗證工程師和算法驗證工程師共同參與制定FPGA測試用例，F(xiàn)PGA測試用例需要覆蓋所有的RTL/算法直接用例，還要覆蓋產(chǎn)品化后的所有應(yīng)用場景； 步驟(21-2)，步驟(21)的FPGA用例構(gòu)造完成后，邏輯驗證工程師和算法驗證工程師開始進(jìn)行算法、邏輯的FPGA聯(lián)調(diào)，該調(diào)試基于MATLAB+DSP+FPGA進(jìn)行； 步驟(22)，步驟(21-2)的FPGA聯(lián)合調(diào)試通過后，開始執(zhí)行FPGA用例，該過程涉及到邏輯驗證工程師和算法驗證工程師共同定位相應(yīng)的用例FAIL問題，根據(jù)問題根源制定相應(yīng)的解決方案，直到測試用例全部通過； 步驟(23)，步驟(22)的FPGA用例執(zhí)行完后，邏輯驗證工程師和算法驗證工程師開始共同進(jìn)行穩(wěn)定性、可靠性各項功能性能參數(shù)測試，直到所有功能性能參數(shù)達(dá)標(biāo)； 步驟(24)，步驟(23)的所有功能性能測試達(dá)標(biāo)后，邏輯驗證工程師和算法驗證工程師共同撰寫FPGA測試報告，報告評審?fù)ㄟ^后，F(xiàn)PGA測試完成； 步驟(25)，步驟(I)的RFID標(biāo)準(zhǔn)協(xié)議確定后，算法驗證工程師開始進(jìn)行算法驗證規(guī)格書的編寫，該算法驗證規(guī)格書需要覆蓋標(biāo)準(zhǔn)協(xié)議中所有的功能性能要求;該步驟和步驟(2)、步驟(7)、步驟(11)同時進(jìn)行； 步驟(26)，步驟(25)的算法驗證規(guī)格書編寫完成且評審?fù)ㄟ^后，算法驗證工程師開始進(jìn)行算法測試點(diǎn)的分解和用例構(gòu)造，該步驟分解的測試點(diǎn)需要覆蓋步驟(25)的所有算法驗證規(guī)格，同時必須覆蓋步驟(17)的所有需求規(guī)格； 步驟(27)，步驟(26)的算法測試點(diǎn)分解、用例構(gòu)造完成后，算法驗證工程師進(jìn)行算法的驗證環(huán)境搭建； 步驟(28)，步驟(27)的算法驗證環(huán)境搭建完成后，算法驗證工程師進(jìn)行算法驗證環(huán)境的調(diào)試，調(diào)試通過后，進(jìn)行用例冒煙，跑通第一條用例； 步驟(29)，算法用例冒煙后，算法驗證工程師開始執(zhí)行算法直接用例，該步驟會調(diào)用步驟(20)調(diào)試通過的芯片的算法實現(xiàn)模型； 步驟(30)，算法驗證工程師進(jìn)行算法隨機(jī)驗證環(huán)境的搭建； 步驟(30-2)，步驟(30)的隨機(jī)驗證環(huán)境搭建完成后，算法驗證工程師進(jìn)行算法隨機(jī)用例的構(gòu)造； 步驟(30-3)，步驟(30-2)的算法隨機(jī)用例構(gòu)造完成后，算法驗證工程師開始執(zhí)行算法隨機(jī)用例;算法隨機(jī)用例的隨機(jī)種子以日期+時間作為種子，避免重復(fù);隨機(jī)用例的執(zhí)行要做到每日隨機(jī)執(zhí)行，每日生成隨機(jī)報告，直到代碼覆蓋率達(dá)到要求為止； 步驟(31)、步驟(30-3)的隨機(jī)用例執(zhí)行完成且代碼覆蓋率達(dá)標(biāo)后，算法驗證工程師將MATLAB的SMULINK加M語言代碼生成為一個可執(zhí)行的文件，交付給邏輯驗證工程師進(jìn)行調(diào)用和比對驗證。
【文檔編號】G06F17/50GK105844066SQ201610398359
【公開日】2016年8月10日
【申請日】2016年6月7日
【發(fā)明人】蔡友, 向曉安, 張建, 王立泉
【申請人】無錫鍵橋電子科技有限公司