件114的第二端1142之間的多個阻抗曲線的一種示例，更特別地，可以分別表示輸出級110在這些情形中的頻率響應(yīng)(如阻抗vs頻率)，其中，可以將調(diào)制信號MOD的頻率的多個預(yù)定值當(dāng)作是這些情形的一種示例。例如，調(diào)制信號MOD可以是上面提及的單音調(diào)信號。由于單音調(diào)信號的頻率會變化(如從1MHz變化至3.01GHz，為便于更好的理解，在圖5中標(biāo)注為“從1M到3.01G”)，因此，電源分配網(wǎng)絡(luò)的輸出級110的相關(guān)的阻抗曲線會變化。
[0032]如圖5所示，大部分曲線(如圖5所示的一系列阻抗分布的曲線，除上面那三條曲線外)均分別具有局部最小值(local minimum)和局部最大值(local maximum)，且圖5所示任意曲線的兩端會與其它曲線的兩端重疊(overlap)。最上方的曲線(即圖5所示的一系列阻抗曲線的第一條曲線)可以對應(yīng)于1MHz的頻率，以及，最下方的曲線(即圖5所示的一系列阻抗曲線的最后一條曲線)可以對應(yīng)于3.0lGHz的頻率。請注意，隨著調(diào)制信號MOD的頻率增加，相關(guān)曲線的局部最小值將移至右下方(lower right)。因此，通過利用數(shù)字控制信號120D (如本實施例的調(diào)制信號MOD)來控制電阻性組件114，控制模塊120可以響應(yīng)數(shù)字控制信號120D的變化來控制電阻性組件114的等效阻抗(如圖5所示，以歐姆為單位的測量)，從而可以相應(yīng)地控制輸出級110的品質(zhì)因子。為了簡潔起見，此處不再贅述本實施例的類似描述。
[0033]圖6是根據(jù)本發(fā)明另一實施例的用于在電子設(shè)備中對電源匹配網(wǎng)絡(luò)的阻抗進(jìn)行控制的裝置700的示意圖，其中，裝置700可以包括集成電路(integrated circuit，IC) 710。根據(jù)本實施例，集成電路710可以包括輸入/輸出模塊(input/output (1/0)module) 712 (為簡潔起見，圖6中標(biāo)注為“ 10” )，且還可以包括電阻714 (為簡潔起見，圖6中標(biāo)注為“R”)和電容716 (為簡潔起見，圖6中標(biāo)注為“C”)，電阻714和電容716可以被分別當(dāng)作是電阻性組件114和電容性組件112的一種示例。此外，也可以將集成電路710的另一電阻718 (為簡潔起見，圖6中標(biāo)注為“R”)和設(shè)置在集成電路710外部的電容719(為簡潔起見，圖6中標(biāo)注為“C”)分別當(dāng)作是電阻性組件114和電容性組件112的一種示例。此外，輸入/輸出模塊712可以包括具有一組存儲1/0端子(a set of memory I/0 terminals)的存儲控制電路(舉例來說，雙倍數(shù)據(jù)速率(double data rate，DDR)同步動態(tài)隨機存儲器(Synchronous Dynamic Random Access Memory, SDRAM)的不同類型的控制電路，如DDR2SDRAM、DDR3SDRAM等的控制電路)。這僅用于描述目的，而不意味著對本發(fā)明的限制。在一些示例中，該組存儲1/0端子可以被其它類型的1/0端子所取代，其中，該輸入/輸出模塊712可以包括其它類型的電路。
[0034]例如，集成電路710可以是片上系統(tǒng)(system on chip，SOC或SoC))架構(gòu)內(nèi)的半導(dǎo)體芯片，因此，為了更好地理解，可以將集成電路710標(biāo)注為“S0C”，且可以使用SOC走線(S0C trace)來對集成電路710的內(nèi)部電氣連接(electrical connect1n)進(jìn)行說明(例如，用于分別傳導(dǎo)本實施例中的一預(yù)定電壓電平A和另一預(yù)定電壓電平B的兩根導(dǎo)電線，以及，位于1/0模塊712、電阻714、電容716以及這兩根導(dǎo)電線之間的電氣連接)。這僅用于描述目的，而不意味著對本發(fā)明的限制。在一些示例中，集成電路710可以是其它類型架構(gòu)內(nèi)的芯片。如圖6所示，裝置700可以包括封裝(package) 700P，用于將電容719和集成電路710封裝在一起；其中，封裝700P可以包括耦接至集成電路710的多個端子(terminal) 720A.720B和730。更特別地，端子730可以耦接至集成電路710的相應(yīng)的輸入/輸出(1/0)端。例如，為了更好地理解，可以將使用BGA(Ball Grid Array，球柵陣列封裝)技術(shù)實現(xiàn)的封裝當(dāng)作是封裝700P的一種示例，從而，可以使用導(dǎo)電球(ball)對端子720A、720B和730進(jìn)行說明，以及，可以使用封裝線(package trace)對集成電路710和端子720A、720B以及730之間的電氣連接進(jìn)行說明。這僅用于描述目的，而不意味著對本發(fā)明的限制。在一些實施例中，也可以使用其它類型的技術(shù)來實現(xiàn)封裝700P，如QFP(QuadFlat Package，四面扁平封裝)技術(shù)、DIP (Dual In-line Package，雙列直插式封裝)技術(shù)、PGA(Pin Grid Array，插針柵極陣列)技術(shù)等等。
[0035]在實踐中，封裝700P可以被安裝在上述電子設(shè)備的印刷電路板(printed circuitboard,PCB)上。例如，PCB可以包括多根PCB印制線(PCB trace)，該多根PCB印制線內(nèi)的一 PCB印制線可以用于將預(yù)定電壓電平VDD傳導(dǎo)至封裝700P的端子720A，以及，該多根PCB印制線內(nèi)的另一 PCB印制線可以用于將地電壓電平GND傳導(dǎo)至封裝700P的端子720B。因此，本實施例的預(yù)定電壓電平A可以等效于該預(yù)定電壓電平VDD，以及，本實施例的另一預(yù)定電壓電平B可以等效為該地電壓電平GNDο此外，該PCB還可以包括耦接在本實施例的預(yù)定電壓電平VDD和地電壓電平GND之間的電容740 (為簡潔起見，圖6中標(biāo)注為“C”)。這僅用于說明目的，而不意味著對本發(fā)明的限制。在本發(fā)明的一些實施例中，實現(xiàn)電容740是沒有必要的。為了簡潔起見，此處不再贅述本實施例的類似描述。
[0036]圖7是根據(jù)本發(fā)明另一實施例的在電子設(shè)備中對電源匹配網(wǎng)絡(luò)的阻抗進(jìn)行控制的裝置800的示意圖，其中，該裝置800可以包括集成電路810。根據(jù)本實施例，集成電路810可以包括功能模塊(funct1n module) 812(為簡潔起見，圖7中標(biāo)注為“功能模塊”，如存儲模塊)，且還可以包括電阻814(為簡潔起見，圖7中標(biāo)注為“R”)和電容816(為簡潔起見，圖7中標(biāo)注為“C”)，其中，電阻814和電容816可以被分別當(dāng)作是電阻性組件114和電容性組件112的一種示例。此外，也可以將集成電路810的另一電阻818 (為簡潔起見，圖7中標(biāo)注為“R”)和設(shè)置在集成電路810外部的電容819 (為簡潔起見，圖7中標(biāo)注為“C”)分別當(dāng)作是電阻性組件114和電容性組件112的一種示例。此外，功能模塊812可以包括處理器的至少一個核心電路(core circuit)(如一個或多個核心電路)，如CPU (centralprocessing unit，中央處理單元)的核心電路。這僅用于說明目的，而不意味著對本發(fā)明的限制。在一些示例中，功能模塊812可以包括其它類型的電路。
[0037]例如，集成電路810可以是片上系統(tǒng)架構(gòu)內(nèi)的半導(dǎo)體芯片，因此，為了更好地理解，可以將集成電路810標(biāo)注為“S0C”，且可以使用SOC走線來對集成電路810的內(nèi)部電氣連接(electrical connect1n)(例如，用于分別傳導(dǎo)本實施例中的預(yù)定電壓電平A和另一預(yù)定電壓電平B的兩根導(dǎo)電線，以及，位于功能模塊812、電阻814、電容816和這兩根導(dǎo)電線之間的電氣連接)進(jìn)行說明。這僅用于描述目的，而不意味著對本發(fā)明的限制。在一些示例中，集成電路810可以是位于其它類型架構(gòu)內(nèi)的芯片。如圖7所示，裝置800可以包括封裝(package) 800P，用于將電容819和集成電路810封裝在一起，其中，封裝800P可以包括耦接至集成電路810的多個端子(terminal)820A和820B。為了更好地理解，例如，可以將使用BGA(Ball Grid Array，球柵陣列封裝)技術(shù)實現(xiàn)的封裝當(dāng)作是封裝800P的一種示例，從而，可以使用導(dǎo)電球(ball)對端子820A和820B進(jìn)行說明，以及，可以使用封裝線(package trace)對集成電路810和端子820A和820B之間的電氣連接進(jìn)行說明。這僅用于描述目的，而不意味著對本發(fā)明的限制。在一些實施例中，可以使用其它類型的技術(shù)來實現(xiàn)封裝 800P，如 QFP (Quad Flat Package，四面扁平封裝)技術(shù)、DIP (Dual In-line Package，雙列直插式封裝)技術(shù)、PGA(Pin Grid Array，插針柵極陣列)技術(shù)等等。
[0038]在實踐中，封裝800P可以被安裝在上述電子設(shè)備的印刷電路板上。例如，PCB可以包括多根PCB印制線，其中，該多根PCB印制線內(nèi)的一 PCB印制線可以用于將預(yù)定電壓電平VDD傳導(dǎo)至封裝800P的端子820A，以及，該多根PCB印制線內(nèi)的另一 PCB印制線可以用于將地電壓電平GND傳導(dǎo)至封裝800P的端子820B。因此，本實施例的預(yù)定電壓電平A可以等效于該預(yù)定電壓電平VDD，以及，本實施例的另一