專利名稱：可實現(xiàn)阻抗控制的兩層印制電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印制電路板(Printed Circuit Board，以下簡稱PCB)，特別是一種可在高速信號布線中實現(xiàn)阻抗控制的兩層印制電路板。
背景技術(shù)：
隨著集成電路輸出開關(guān)速度提高以及PCB的布線密度增加，信號完整性已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一。元器件和PCB的參數(shù)、元器件在PCB上的布局、高速信號的布線等因素，都會引起信號完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB的設(shè)計過程中充分考慮到信號完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計業(yè)界中的一個熱門課題。對于PCB上的傳輸線來講，保持信號完整性最重要是阻抗匹配。傳輸線的特征阻抗與負載阻抗不匹配時，信號到達接收端后有一部分能量將沿著傳輸線反射回去，使信號波形發(fā)生畸變，甚至出現(xiàn)信號的過沖和下沖。信號如果在傳輸線上來回反射，就會產(chǎn)生往返振蕩。影響傳輸線的阻抗的因素主要有銅線的寬度、銅線的厚度、介質(zhì)的介電常數(shù)、介質(zhì)的厚度、焊盤的厚度、地線的路徑及走線周邊的走線等。傳輸線的阻抗的計算方法可參照相應(yīng)的經(jīng)驗公式，如Z0≈87ϵr+1.411n5.98H0.8W+t]]>其中，Z0為傳輸線的特征阻抗，εr為介質(zhì)的介電常數(shù)，W為傳輸線的寬度，t為傳輸線的厚度，H為介質(zhì)的厚度。在現(xiàn)有技術(shù)中，四層以上的PCB借由傳輸線與參考地平面構(gòu)成的傳輸線結(jié)構(gòu)達成要求的傳輸線阻抗，不同的傳輸線類型要求有不同的傳輸線標準阻抗值。業(yè)界標準的PCB厚度在62mil(千分之一英寸，約0.0254毫米)左右，如圖1所示的四層PCB結(jié)構(gòu)，包括若干傳輸線100，介質(zhì)層110、130及接地層120，其能夠?qū)崿F(xiàn)阻抗匹配的傳輸線標準阻抗值為60歐姆。介質(zhì)層110的介電常數(shù)為4，傳輸線100的寬度為5mil，傳輸線100的厚度為2.1mil，介質(zhì)層110的厚度為4.4mil，根據(jù)經(jīng)驗公式計算得出傳輸線的特征阻抗為54.7歐姆，基本符合阻抗匹配的要求。另外，也可利用仿真軟件來計算傳輸線的阻抗，把含有傳輸線、介質(zhì)層及接地層的傳輸線結(jié)構(gòu)的二維截面輸入仿真軟體，仿真軟體會分析傳輸線與接地層產(chǎn)生的電磁場，計算出傳輸線的阻抗。
在I/O卡中，兩層PCB的使用不必在介質(zhì)層中鋪上接地層，可以大幅度降低單位面積的成本。然而，現(xiàn)有兩層PCB結(jié)構(gòu)沒有標準的布線規(guī)范，一般是在PCB沒有用上的空白區(qū)域敷上大面積銅層與地相連作為地線使用，這樣在高速信號布線中難以實現(xiàn)阻抗匹配。如圖2所示的兩層PCB結(jié)構(gòu)，包括若干傳輸線150、一接地層160和介質(zhì)層170。介質(zhì)層的厚度56mil，根據(jù)上述經(jīng)驗公式計算得出傳輸線150的特征阻抗為150歐姆，顯然不符合阻抗匹配的要求，若要使傳輸線150的特征阻抗等于60歐姆，根據(jù)上述經(jīng)驗公式，W為傳輸線150的寬度需達到82mil，這在PCB設(shè)計中是不合理的。而一接地層160也沒有考慮到若干傳輸線150的阻抗控制要求，使用仿真軟體時，若干傳輸線150與一接地層160構(gòu)成的二維截面無法去控制每一傳輸線150的特征阻抗值。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種兩層印制電路板，可控制傳輸線的阻抗以實現(xiàn)阻抗匹配。
為實現(xiàn)本發(fā)明的目的，本發(fā)明提供了一種可實現(xiàn)阻抗控制的兩層印制電路板，該兩層印制電路板包括一介質(zhì)層和配置于所述介質(zhì)層上的若干高速信號傳輸線，所述介質(zhì)層上還配置有與每一高速信號傳輸線相鄰的接地層。
所述高速信號傳輸線以及高速信號傳輸線與接地層相對位置的一組參數(shù)值對應(yīng)所述高速信號傳輸線的一個特征阻抗值，所述高速信號傳輸線可為單端傳輸線或差分信號傳輸線。
采用所述兩層印制電路板，可以將兩層印制電路板的剖面二維圖形輸入至一仿真軟件，由仿真軟件計算出的所述高速信號傳輸線的特征阻抗值與其標準阻抗值比較后，經(jīng)過所述參數(shù)值的多次調(diào)整、二維圖型的多次輸入、仿真軟件的多次計算，從而獲得理想的特征阻抗值。

圖1為現(xiàn)有四層印制電路板阻抗控制的剖面示意圖。
圖2為現(xiàn)有兩層印制電路板的剖面示意圖。
圖3為本發(fā)明可實現(xiàn)阻抗控制的兩層印制電路板的第一實施例的剖面示意圖。
圖4為本發(fā)明可實現(xiàn)阻抗控制的兩層印制電路板的第二實施例的剖面示意圖。
具體實施方式本發(fā)明可實現(xiàn)阻抗控制的兩層印制電路板的第一實施例，如圖3所示，兩層印制電路板3包括若干高速信號傳輸線(本實施例為單端傳輸線10)、一介質(zhì)層20、若干接地層30和若干低速信號線40。每一單端傳輸線10的兩側(cè)各設(shè)置一接地層30，接地層30與單端傳輸線10并列布置于介質(zhì)層20上，接地層30的厚度t等于單端傳輸線10的厚度t，接地層30的長度等于單端傳輸線10的長度。單端傳輸線10的寬度為w，每一接地層30到單端傳輸線10的距離為s。要實現(xiàn)單端傳輸線10的阻抗控制，首先將如圖3所示的二維圖形輸入至一仿真軟件，如2D Extractor，仿真軟件會分析此二維圖形構(gòu)成元件的電磁場，計算出單端傳輸線10的特征阻抗值，若計算得來的特征阻抗值不符合兩層印制電路板3要求的傳輸線標準阻抗值，則調(diào)整參數(shù)w，s，t的值(單端傳輸線10的厚度t一般在2.1mil左右，故主要調(diào)整w，s的值)，再利用這三個參數(shù)確定的另一二維圖形輸入至仿真軟件，重新計算單端傳輸線10的特征阻抗值。經(jīng)過參數(shù)值的多次調(diào)整、二維圖型的多次輸入以及仿真軟件的多次計算，找出接近或等于標準阻抗值的一組參數(shù)值，按照這組參數(shù)值對單端傳輸線10和兩接地層30布線，就可以實現(xiàn)單端傳輸線10的阻抗控制。
本發(fā)明也可以在單端傳輸線10的一側(cè)只設(shè)置一個接地層，同樣可以通過仿真軟件的計算取得合乎要求的參數(shù)值。但與兩側(cè)各設(shè)置一個接地層相比，后者具有能夠排除其他傳輸線對單端傳輸線10干擾的優(yōu)點。
本發(fā)明可實現(xiàn)阻抗控制的兩層印制電路板的第二實施例，如圖4所示，用于USB2.0信號傳輸?shù)膬蓪佑≈齐娐钒?包括若干高速信號傳輸線(本實施例為差分信號傳輸線50)、一介質(zhì)層60、若干接地層70和若干低速信號線80。差分信號傳輸線50包括兩恒定間距、長度一致且信號流向相反的傳輸線52、54。若干接地層70與差分信號傳輸線50布置于介質(zhì)層60上。每一差分信號傳輸線50的兩側(cè)各設(shè)置一接地層70。接地層70的厚度等于差分信號傳輸線50的厚度T，接地層70的長度等于差分信號傳輸線50的長度，每一接地層30到相鄰的傳輸線的距離為S，傳輸線52、54之間的距離為K。USB2.0傳輸線標準阻抗值為90歐姆。將如圖4所示的二維圖形輸入至仿真軟件，計算出差分信號傳輸線50的特征阻抗值，與標準阻抗值作比較后調(diào)整參數(shù)W，S，T，K(差分信號傳輸線50的厚度T一般在2.1mil左右，故主要調(diào)整W，S，K的值)的取值。再利用調(diào)整后的四個參數(shù)確定的另一二維圖形輸入至仿真軟件，重新計算差分信號傳輸線50的特征阻抗值。經(jīng)過參數(shù)值的多次調(diào)整、二維圖型的多次輸入以及仿真軟件的多次計算，找出接近或等于標準阻抗值的一組參數(shù)值。
權(quán)利要求
1.一種可實現(xiàn)阻抗控制的兩層印制電路板，包括一介質(zhì)層和配置于所述介質(zhì)層上的若干高速信號傳輸線，其特征在于，所述介質(zhì)層上還配置有與每一高速信號傳輸線相鄰的接地層。
2.如權(quán)利要求1所述的可實現(xiàn)阻抗控制的兩層印制電路板，其特征在于所述高速信號傳輸線為單端傳輸線。
3.如權(quán)利要求2所述的可實現(xiàn)阻抗控制的兩層印制電路板，其特征在于所述單端傳輸線的兩側(cè)各配置一接地層。
4.如權(quán)利要求2所述的可實現(xiàn)阻抗控制的兩層印制電路板，其特征在于所述單端傳輸線的一側(cè)配置一接地層。
5.如權(quán)利要求1所述的可實現(xiàn)阻抗控制的兩層印制電路板，其特征在于所述高速信號傳輸線為差分信號傳輸線。
6.如權(quán)利要求5所述的可實現(xiàn)阻抗控制的兩層印制電路板，其特征在于所述差分信號傳輸線的兩側(cè)各配置一接地層。
7.如權(quán)利要求1至6中任何一項所述的可實現(xiàn)阻抗控制的兩層印制電路板，其特征在于所述高速信號傳輸線以及高速信號傳輸線與接地層相對位置的一組參數(shù)值對應(yīng)所述高速信號傳輸線的一個特征阻抗值。
全文摘要
本發(fā)明提供了一種可實現(xiàn)阻抗控制的兩層印制電路板，該兩層印制電路板包括一介質(zhì)層和配置于所述介質(zhì)層上的若干高速信號傳輸線，所述介質(zhì)層上還配置有與每一高速信號傳輸線相鄰的接地層。采用所述兩層印制電路板，可以將兩層印制電路板的剖面二維圖形輸入至一仿真軟件，由仿真軟件計算出的所述高速信號傳輸線的特征阻抗值與其標準阻抗值比較后，經(jīng)過所述高速信號傳輸線以及高速信號傳輸線與接地層相對位置的參數(shù)值的多次調(diào)整、二維圖型的多次輸入、仿真軟件的多次計算，從而獲得理想的特征阻抗值。
文檔編號H05K1/00GK1753597SQ20041005167
公開日2006年3月29日 申請日期2004年9月22日 優(yōu)先權(quán)日2004年9月22日
發(fā)明者許壽國, 白育彰 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司