，星載計算機中存儲的數據或者數據在系統(tǒng)中交互時很容易受到單 粒子效應等空間效應的影響，導致數據出錯，可能導致DSP的運行錯誤，所以有必要對星載 計算機系統(tǒng)的數據進行檢錯糾錯。由于漢明碼的編碼解碼簡單，很容易在硬件上實現(xiàn)，故本 發(fā)明采用漢明碼對數據進行編碼解碼。
[0077] 漢明碼由數據位和校驗構成，可以監(jiān)測兩位及兩位以下數據位錯誤，本發(fā)明以32 比特為一組數據進行編碼，如表1所示。
[0078] 表1校驗位和數據位的對應關系
[0079]
[0080] 表中CC0~CC5為校驗位，D0~D31為數據位。編碼的規(guī)則為:CC0、CC1、CC2分別為以 表中列編號中最低位為1、第二位為1、最高位為1對應的數據位的異或結果，例如CC0 = D4+ D11+D19+D26+D0+D6+D13+D21+D28+D1+D8+D15+D23+D30+D3+D10+D17+D25，CC3、CC4、CC5分 別為以表中行編號中最低位為1、第二位為1、最高位為1對應的數據位的異或結果。
[0081 ]在編碼時，根據D0~D31生成CC0~CC5，并與數據一起存儲，在檢錯時，根據數據重 新生成CC0~CC5，若數據正確，則兩次生成的校驗碼一樣，當只有一位數據位出錯時，根據 不一樣的校驗碼可以判斷數據在哪一位出錯，從而可以進行糾錯，例如，如表2所示，根據 CC1/CC3/CC4不一樣，可以判斷D20錯誤，從而就D20進行糾錯，獲得正確的數據。為了在兩位 數據出錯時能夠準確的判斷錯誤的位數，本專利在校驗位中增加一位奇偶校驗位CC6,若是 一位數據位出錯，則兩次生成的CC6不一樣，而若是兩位數據位出錯，則兩次的CC6都一樣， 從而對數據進行糾錯，得到正確的數據。
[0082] 表2-位錯誤檢測
[0083]
[0084] 1.1.8高可靠性星載計算機系統(tǒng)軟件流程設計
[0085]高可靠并行星載計算機系統(tǒng)的控制單元由兩片F(xiàn)PGA構成，四片DSP構成計算單元， 其工作流程需要FPGA與DSP的相互配合。在整個系統(tǒng)的工作過程中，處在待命狀態(tài)的備份 DSP和備份FPGA處在掉電狀態(tài)，有利于減少總劑量效應的積累，并節(jié)約能源。整個計算機系 統(tǒng)分為初始化、執(zhí)行、比較、恢復四個狀態(tài)，由FPGA控制這些狀態(tài)的切換，其運行流程圖如圖 11所示，對應的DSP軟件執(zhí)行流程如圖12所示。
[0086] 1.1.9初始化狀態(tài)
[0087] 每片DSP都配有一個相應的Flash，用于存儲自己的程序，DSP啟動后，通過BOOT程 序將Flash中存儲的程序轉移至RAM中，并進行初始化配置。
[0088] 1.1.10執(zhí)行狀態(tài)
[0089] 在"執(zhí)行狀態(tài)"，在重要的數據處設置比較點，在比較點處，將重要的數據發(fā)送到 FPGA中進行比較，然后等待比較結果的反饋，其流程圖如圖13所示。
[0090] (l)FPGA首先需要判斷是否接收完所有DSP的被比較數據，若所有數據已接收完 成，F(xiàn)PGA開始比較，否則等待所有數據的到達。
[0091] (2)在進行比較的時候，如果所有DSP的數據一致，表明沒有錯誤發(fā)生；如果DSP的 數據不一致，說明系統(tǒng)中出現(xiàn)了錯誤，如果參加比較的DSP的數目為3個，利用"少數服從多 數"原則將錯誤DSP選出來，排除其結果，并將錯誤DSP重啟，備份DSP接管工作;但是，當同時 出現(xiàn)多個DSP錯誤時，每個DSP的被比較數據都不相同，此時無法根據"少數服從多數"原則 來排除錯誤，此時認為所有DSP都發(fā)生錯誤，將所有DSP同時重啟。如果參加比較的DSP個數 為2，說明有恢復進度的DSP還沒有趕上程序的進度，此時，等待該DSP到達比較點，將數據發(fā) 送給FPGA后再進行比較。
[0092] 1.1.11故障恢復機制設計
[0093]在本專利所設計的星載計算機系統(tǒng)中，當FPGA得到比較的結果后，F(xiàn)PGA會給正常 工作的DSP發(fā)送比較結果，使其繼續(xù)執(zhí)行程序，同時向出錯DSP發(fā)送命令，命令出錯DSP將執(zhí) 行程序的進度信息發(fā)送給FPGA進行保存，完成這一任務之后，F(xiàn)PGA控制其重啟修復，然后掉 電成為備份機；同時，將出錯DSP的執(zhí)行進度信息交給"故障恢復單元"，由"故障恢復單元" 控制備份DSP啟動，并將出錯DSP的執(zhí)行進度信息發(fā)送給備份DSP，使其能夠從出錯DSP的出 錯位置開始繼續(xù)執(zhí)行程序，而無需從頭開始執(zhí)行程序，達到快速啟動，快速接管出錯DSP工 作。
[0094]【具體實施方式】二:本實施方式與【具體實施方式】一不同的是:所述步驟一中對外部 設備(包括AD/DA、存儲器、總線、I/O口，I/O為輸入/輸出端口）進行檢測，判斷其工作狀態(tài)， 如果工作狀態(tài)正常，則星載計算機系統(tǒng)正常運行，根據星載計算機系統(tǒng)運行的需求，外部設 備采集衛(wèi)星的狀態(tài)信息，進行步驟二;如果工作狀態(tài)不正常，則進行步驟五;具體過程為： [0095]星載計算機系統(tǒng)運行過程中，控制單元FPGA對外部設備進行周期自檢，即根據外 部設備的工作原理，人為設置輸入量，把外部設備的輸出數據與正常的數據結果進行比較， 判斷外部設備的工作狀態(tài)。以AD模塊為例，可以設置輸入電壓為一定值，經AD轉換后的結果 與正常的數據結果進行比較，其他外部設備可以采用同樣的思想進行自檢。
[0096] 其它步驟及參數與【具體實施方式】一相同。
【具體實施方式】 [0097] 三：本實施方式與一或二不同的是：所述步驟二中 FPGA將步驟一中獲得的衛(wèi)星的狀態(tài)信息進行漢明碼編碼后分別發(fā)送給三個DSP進行計算處 理，得到處理后的衛(wèi)星的狀態(tài)信息，三個DSP分別為DSP_A、DSP_B、DSP_C;DSP為數字信號處 理器;03?_4、03?_8、03?_(：分別為數字信號處理器4、數字信號處理器8、數字信號處理器(：； 具體過程為：
[0098] DSP_A、DSP_B、DSP_C首先把FPGA發(fā)送來的漢明碼編碼后的衛(wèi)星的狀態(tài)信息進行漢 明碼編碼后的數據進行解碼校驗，然后再進行計算處理，得到處理后的衛(wèi)星的狀態(tài)信息。在 設計DSP系統(tǒng)程序時，采取軟件冗余措施，包括信息加固、監(jiān)測加固、冗余加固、存儲器與寄 存器刷新和設置中斷"陷阱"等措施，提高DSP系統(tǒng)運行的可靠性。
[0099] 其它步驟及參數與【具體實施方式】一或二相同。
【具體實施方式】 [0100] 四：本實施方式與一至三之一不同的是:所述步驟二 中FPGA包括，利用定時器模塊控制間隔固定的時間進行切 換工作，固定的時間為人為設定;具體過程為：
[0101] 人為設定一固定時間，利用定時器模塊控制進行切換交替工作， 減小總劑量效應的影響;并在PFGA運行中，利用看門狗模塊監(jiān)測FPGA程序的運行，防止程序 跑飛。
[0102] 其它步驟及參數與【具體實施方式】一至三之一相同。
【具體實施方式】 [0103] 五:本實施方式與一至四之一不同的是:所述步驟四 中FPGA首先把DSP_A、DSP_B、DSP_C發(fā)送來的編碼后的衛(wèi)星狀態(tài)信息進行解碼校驗，然后進 行比較，根據比較結果判斷DSP_A、DSP_B、DSP_C是否受空間輻射的影響而運行出錯，如果 DSP_A、DSP_B、DSP_C中有一個或多個出錯，則進行步驟六;如果03?_六、03?_8、03?_(：不出錯， 貝扣5?_六、05?_8、05?_(：不受單粒子翻轉的影響，星載計算機系統(tǒng)正常運行；其中，所述多個 為2個或3個;具體過程為：
[0104] FPGA首先把DSP_A、DSP_B、DSP_C發(fā)送來的編碼后的衛(wèi)星的狀態(tài)信息進行解碼校 驗，得到解碼校驗后的衛(wèi)星的狀態(tài)信息，然后FPGA通過三模冗余的方式對解碼校驗后的衛(wèi) 星的狀態(tài)信息進行比較，根據比較結果判斷DSP_A、DSP_B、DSP_C是否受空間輻射的影響而 運行出錯；當發(fā)現(xiàn)DSP_A、DSP_B、DSP_C*有一個或多個出錯時，星載計算機系統(tǒng)的控制單元 FPGA則對出錯的DSP進行重新上電重啟，其中，所述多個為2個或3個。
[0105] 其它步驟及參數與【具體實施方式】一至四之一相同。
【具體實施方式】 [0106] 六:本實施方式與一至五之一不同的是:所述步驟六 中F P GA啟動備份