一種基于門電路芯片設定vr芯片地址的方法
【技術領域】
[0001]本發(fā)明涉及計算機服務器技術領域，具體地說是一種實用性強、基于門電路芯片設定VR芯片地址的方法。
【背景技術】
[0002]服務器開發(fā)設計中，通常，一個CPU板同時連接多個內(nèi)存板，各內(nèi)存板中包含同型號的VR芯片;前期開發(fā)中，BMC使用一路I2C訪問各內(nèi)存板上同型號的VR芯片，為簡化硬件原理設計以及實現(xiàn)內(nèi)存板卡復用而只設計單個內(nèi)存硬件工程文件。
[0003]系統(tǒng)工作過程中，BMC通過確定的I2C Address訪問內(nèi)存板VR芯片，而VR芯片的I2CAddress由不同阻值的電阻被設定為不同值;基于此，現(xiàn)提供一種基于門電路芯片設定VR芯片地址的方法。該方法的硬件原理設計中，通過使用反相器、與門、MOS芯片以及不同阻值的電阻設定VR芯片I2C Address，實現(xiàn)上述訪問機制。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的技術任務是針對以上不足之處，提供一種實用性強、基于門電路芯片設定VR芯片地址的方法。
[0005]—種基于門電路芯片設定VR芯片地址的方法，其具體實現(xiàn)過程為:
首先在CPU板上順序經(jīng)過電阻、高速連接器連接到內(nèi)存板，在內(nèi)存板上使用反相器和與門實現(xiàn)譯碼器，其輸出與電阻共同作用，作為VR芯片的I2C Address輸入。
[0006]在CPU板上，通過對電阻進行處理后，得到2bit地址信號[addrl:addrO]，地址信號經(jīng)高速連接器分別連接到對應的內(nèi)存板。
[0007]所述處理包括上拉/下拉處理以及是否上件處理，所述上件處理即為是否接通對應電阻。
[0008]在內(nèi)存板上，addrO、Addrl經(jīng)過由反相器和與門芯片構成的譯碼器后得到不同地址參數(shù);同一時刻，地址信號只有一個為邏輯高電平“I”，其他三個均為邏輯低電平“O”。
[0009]所有地址信號各分別連接一個MOS芯片的Gate端，因同一時刻只有一個地址信號為邏輯“I”，此時只有一個MOS導通;各MOS芯片的Drain端口連接阻值不同的電阻作為VR芯片的I2C Address輸入，確定其I2C Address。
[0010]所述CPU板上的電阻設置有N個，相對應的，其連接的內(nèi)存板設置有N個，MOS芯片設置有N個，MOS芯片的Drain端口連接的電阻設置有N個且該N個電阻的阻值互不相同，這里的N為2 2的自然數(shù)。
[0011]所述CPU板上的電阻設置有4個Rl、R2、R3、R4，其中電阻Rl、R3的輸入端連接到電壓輸入端，電阻Rl的輸出端分成兩路，一路經(jīng)過電阻R2后接地，另一路作為addrO信號連接到高速連接器；電阻R3的輸出端分成兩路，一路經(jīng)過電阻R4后接地，另一路作為addrl信號連接到高速連接器;相對應的，其得到的2bit地址信號分別為[00]、[01]、[10]、[11]，然后地址信號經(jīng)高速連接器連接到四個內(nèi)存板； 內(nèi)存板上，adcWKAddrl經(jīng)過由反相器和與門芯片構成的2-4譯碼器后得到四個不同地址參數(shù) G0_ADDR、G1_ADDR、G2_ADDR 與 G3_ADDR;
四個地址信號各分別連接四個MOS芯片的Gate端，各MOS芯片的Drain端口連接阻值不同的電阻R5、R6、R7、R8作為VR芯片的12C Address輸入。
[0012]本發(fā)明的一種基于門電路芯片設定VR芯片地址的方法，具有以下優(yōu)點:
本發(fā)明的一種基于門電路芯片設定VR芯片地址的方法應用于CHJ板連接多個內(nèi)存板時，BMC用同一路I2C無沖突地訪問各內(nèi)存板上同型號的VR芯片，有利于實現(xiàn)內(nèi)存板卡復用，降低硬件開發(fā)成本，簡化硬件原理設計，實用性強，易于推廣。
【附圖說明】
[0013]附圖1為CPU板中上/下拉電阻示意圖。
[0014]附圖2為反相器和與門構成的2-4譯碼器示意圖。
[0015]附圖3為VRI2C Address Resistor Offset bit不意圖。
【具體實施方式】
[0016]下面結合具體實施例對本發(fā)明作進一步說明。
[0017]本發(fā)明提供一種基于門電路芯片設定VR芯片地址的方法，如附圖1、圖2、圖3所示，其具體實現(xiàn)過程為:
首先在CPU板上順序經(jīng)過電阻、高速連接器連接到內(nèi)存板，在內(nèi)存板上使用反相器和與門實現(xiàn)譯碼器，其輸出與電阻共同作用，作為VR芯片的I2C Address輸入。
[0018]在CPU板上，通過對電阻進行處理后，得到2bit地址信號[addrl:addrO]，地址信號經(jīng)高速連接器分別連接到對應的內(nèi)存板。
[0019]所述處理包括上拉/下拉處理以及是否上件處理，所述上件處理即為是否接通對應電阻。
[0020]上拉就是將不確定的信號通過一個電阻嵌位在高電平，電阻同時起限流作用，下拉同理。上拉是對器件注入電流，下拉是輸出電流，即為高電平，就加上拉電阻，為低電平就加下拉電阻。
[0021]所述上件處理用于后期測試和調(diào)試用，在上述四個連接的電阻Rl、R2、R3和R4中，上件處理過程為:如果是AddrO電平為低電平，那么在實際的電路板中，只會看到R2電阻含在板卡上，而電阻板中有Rl的位置，但是沒有Rl這個電阻，即在板卡中至看得到R2位置有電阻，而Rl位置是沒有電阻的。
[0022]在內(nèi)存板上，addrO、Addrl經(jīng)過由反相器和與門芯片構成的譯碼器后得到不同地址參數(shù);同一時刻，地址信號只有一個為邏輯高電平“I”，其他三個均為邏輯低電平“O”。
[0023]所有地址信號各分別連接一個MOS芯片的Gate端，因同一時刻只有一個地址信號為邏輯“I”，此時只有一個MOS導通;各MOS芯片的Drain端口連接阻值不同的電阻作為VR芯片的I2C Address輸入，確定其I2C Address。
[0024]所述CPU板上的電阻設置有N個，相對應的，其連接的內(nèi)存板設置有N個，MOS芯片設置有N個，MOS芯片的Drain端口連接的電阻設置有N個且該N個電阻的阻值互不相同，這里的N為2 2的自然數(shù)。
[0025]所述CPU板上的電阻設置有4個Rl、R2、R3、R4，其中電阻Rl、R3的輸入端連接到電壓輸入端，電阻Rl的輸出端分成兩路，一路經(jīng)過電阻R2后接地，另一路作為addrO信號連接到高速連接器；電阻R3的輸出端分成兩路，一路經(jīng)過電阻R4后接地，另一路作為addrl信號連接到高速連接器;相對應的，其得到的2bit地址信號分別為[00]、[01]、[10]、[11]，然后地址信號經(jīng)高速連接器連接到四個內(nèi)存板；
內(nèi)存板上，adcWKAddrl經(jīng)過由反相器和與門芯片構成的2-4譯碼器后得到四個不同地址參數(shù) G0_ADDR、G1_ADDR、G2_ADDR 與 G3_ADDR;
四個地址信號各分別連接四個MOS芯片的Gate端，各MOS芯片的Drain端口連接阻值不同的電阻R5、R6、R7、R8作為VR芯片的Resistor offset bit輸入。
[0026]所述CPU板上的電阻設置有4個Rl、R2、R3、R4，其中電阻Rl