一種自動建立pcb設(shè)計層面和底片的實現(xiàn)方法【專利說明】一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法[0001]
技術(shù)領(lǐng)域：
[0002]本發(fā)明涉及PCB設(shè)計技術(shù)，具體是一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法?！?br>背景技術(shù)：
】[0003]在服務(wù)器PCB設(shè)計和筆記本PCB設(shè)計中，因為PCB板尺寸的限制，PCB板的層數(shù)很多，例如:14層板，16層板等，而相對應(yīng)的PCB設(shè)計資料輸出底片設(shè)置的層數(shù)也會增加。[0004]目前在電子業(yè)界有多款PCB設(shè)計軟件，Allegro軟件作為其中的一種，具有非常豐富而強大的功能。此軟件使用獨有的的數(shù)據(jù)形式存儲設(shè)計文件，并且每份設(shè)計文件都有相應(yīng)的獨立數(shù)據(jù)庫支撐。數(shù)據(jù)庫中主要有兩類信息:物理信息和邏輯信息。Allegro軟件的各種功能操作，都是對這個數(shù)據(jù)庫的編輯和操作。同樣的情況，使用軟件提供的擴展Skill接口，也可以對此數(shù)據(jù)庫進(jìn)行編輯操作，從而實現(xiàn)一些程序沒有提供的功能，提高Layout工作的效率。[0005]在Allegro軟件中，網(wǎng)表導(dǎo)入完畢后，一般能提供布局、布線密度參數(shù)報告，由此參數(shù)可對信號所需的層數(shù)有個大致的判斷。PCB工程師根據(jù)以上的參數(shù)結(jié)合主要信號的工作頻率，速率，有特殊布線要求的信號種類，數(shù)量及性價比要求，確定PCB板的信號層數(shù)。按照軟件的設(shè)置方法，設(shè)定走線層面，及輸出底片會浪費很多時間，重復(fù)的設(shè)置用也容易出錯?！?br/>發(fā)明內(nèi)容】[0006]本發(fā)明針對目前需求以及現(xiàn)有技術(shù)發(fā)展的不足之處，提供一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法。[0007]本發(fā)明所述一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，解決上述技術(shù)問題采用的技術(shù)方案如下:所述自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，通過Allegro軟件的Skill程序接口，將PCB層疊設(shè)計的常用方案寫入Skill程序里面，使用此Skill程序，直接選擇所要設(shè)置的PCB層數(shù)，并且，該Ski11程序自動設(shè)置好PCB層數(shù)的參數(shù)和底片的參數(shù)設(shè)置。[0008]優(yōu)選的，所述所述自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，其具體實現(xiàn)步驟包括:1)首先修改Allegro軟件的菜單欄配置文件allegr0.men，由于軟件默認(rèn)不安裝LayoutSki11欄，所以需要手工添加，將CadSkill—欄添加到菜單欄中，配置allegr0.men的路徑為C:\Cadence\SPB_16.5\share\pcb\text\cuimenus;2)修改C:\Cadence\SPB_16.5\share\local\pcb\skill下的allegro,ilinit文件，在其中添加一行代碼:load(“crosssect1nandgerberoutparameter.1l，，)；3)將crosssect1nandgerberoutparameter.1l文件放到C:\Cadence\SPB_16.5\share\local\pcb\skill下，執(zhí)行命令并加載此目錄下的執(zhí)行文件并運行;4)在菜單欄中執(zhí)行crosssect1nandgerberoutparameter.il命令，按提示操作自動創(chuàng)建層面和底片文件。[0009]優(yōu)選的，修改Allegro軟件的菜單欄配置文件allegr0.men后，Allegro軟件在原有的菜單欄后面會增加一個cadSkill的下拉工具欄，要運行的命令出現(xiàn)在此工具欄中。[0010]本發(fā)明所述一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，與現(xiàn)有技術(shù)相比具有的有益效果是:本發(fā)明通過Allegro軟件的Skill程序接口，實現(xiàn)了軟件基本功能之外的一些擴展操作;把PCB層疊設(shè)計的常用方案寫入Skill程序里面，使用此Skill程序，能夠直接選擇所要設(shè)置的PCB層數(shù)，程序自動設(shè)置好層數(shù)的參數(shù)和底片的參數(shù)設(shè)置，從而克服了原有按照Allegro軟件的設(shè)置方法，設(shè)定走線層面及輸出底片所造成的浪費時間嚴(yán)重，重復(fù)設(shè)置容易出錯的缺陷，極大提高工作效率，同時提高了PCB層數(shù)設(shè)置的正確率。[0011]說明書附圖:附圖1:所述自動建立PCB設(shè)計層面和底片的實現(xiàn)方法的操作示意圖?！揪唧w實施方式】[0012]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，對本發(fā)明所述種一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法進(jìn)一步詳細(xì)說明。[0013]本發(fā)明提出一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，是在Al1egro軟件的基礎(chǔ)上進(jìn)行的擴展功能開發(fā)，通過Allegro軟件的Ski11程序接口，可以實現(xiàn)軟件基本功能之外的一些擴展操作，類似以Allegro軟件為平臺的第三方應(yīng)用開發(fā);本發(fā)明能夠直接選擇所要設(shè)置的層數(shù)，程序自動設(shè)置好層數(shù)的參數(shù)和底片的參數(shù)設(shè)置，從而提高工作效率，避免因?qū)訑?shù)多而設(shè)置錯誤的問題。[0014]實施例:本實施例所述一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，通過Allegro軟件的Skill程序接口，將PCB層疊設(shè)計的常用方案寫入Skill程序里面，使用此Skill程序，直接選擇所要設(shè)置的PCB層數(shù)，并且，該Ski11程序自動設(shè)置好PCB層數(shù)的參數(shù)和底片的參數(shù)設(shè)置。[0015]本實施例所述自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，所述Ski11程序的部分源代碼如下:procedure(CreateCrossSect1nCall(form)case(form->curField(〃close〃axlFormClose(form)axlCancelEnterFun())(〃layerSum〃num=form_>curValueif(num==6||num==8thenaxlFormSetFieldEditable(form〃rulel〃t)axlFormSetFieldEditable(form〃rule2〃t)elseaxlFormSetFieldEditable(form〃rulel〃nil)axlFormSetFieldEditable(form〃rule2〃nil)))(〃enter〃num=axlFormGetField(form〃layerSum〃)case(num(10lay=’("GND""INI""IN2""VCC""VCC1""IN3""IN4""GND1")foreach(elmlayif(index(elm〃GND〃)||index(elm〃VCC〃)thenaxlLayerCreateCrossSect1n(〃BOTTOM〃〃Plane〃〃Copper〃elm〃Negative〃)axlLayerCreateCrossSect1n("BOTTOM""Dielectric""FR-4")elseaxlLayerCreateCrossSect1n(〃B0TT0M〃〃Conductor,,〃Copper〃elm〃Positive,,)axlLayerCreateCrossSect1n("BOTTOM""Dielectric""FR-4"))))(6if(axlFormGetField(form〃rulel〃)thenlay=’(〃GND1""IN1〃"VCC〃〃GND2")elselay=，("GND""INI""IN2""VCC"))foreach(elmlayif(index(elm〃GND〃)||index(elm〃VCC〃)thenaxlLayerCreateCrossSect1n(^BOTTOM^〃Plane〃〃Copper〃elm〃Negative〃)axlLayerCreateCrossSect1n("BOTTOM""Dielectric""FR-4")elseaxlLayerCreateCrossSect1n(〃B0TT0M〃〃Conductor,,〃Copper〃elm〃Positive,,)axlLayerCreateCrossSect1n(^BOTTOM^〃Dielectric〃〃FR_4〃).。[0016]本實施例所述自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，所述Skill程序的實施前提，需要修改Allegro軟件的部分配置文件，以達(dá)到必須的運行環(huán)境，從而對PCB設(shè)計的后臺數(shù)據(jù)庫進(jìn)行直接修改。[0017]該自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，如附圖1所示，其具體實施過程如下:一、首先修改Allegro軟件的菜單欄配置文件allegr0.men，由于軟件默認(rèn)不安裝LayoutSki11欄，所以需要手工添加，將CadSkill—欄添加到菜單欄中；配置allegr0.men的路徑為C:\Cadence\SPB—16.5\share\pcb\text\cuimenus;修改完此項目后，Allegro軟件在原有的菜單欄后面會增加一個cadSkill的下拉工具欄，要運行的命令即可出現(xiàn)在此工具欄中；二、修改0:\0&(1611。6\3?8—16.5\811&代\10。&1\卩。13\81^11下的&11681'0.ilinit文件，在其中添加一行代碼:load(“crosssect1nandgerberoutparameter,il”)，此代碼的意義為在運行菜單欄命令時加載此執(zhí)行文件，文件名為“crosssect1nandgerberoutparameter”；三、將crosssect1nandgerberoutparameter.il文件放到C:\Cadence\SPB_16.5\share\local\pcb\skill下，執(zhí)行命令并加載此目錄下的執(zhí)行文件并運行，此目錄為Ski11文件的存放目錄；四、在菜單欄中執(zhí)行crosssect1nandgerberoutparameter.il命令，按提不操作自動創(chuàng)建層面和底片文件，避免了設(shè)置錯誤并節(jié)省手工設(shè)置的時間。[0018]上述【具體實施方式】僅是本發(fā)明的具體個案，本發(fā)明的專利保護(hù)范圍包括但不限于上述【具體實施方式】，任何符合本發(fā)明的權(quán)利要求書的且任何所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員對其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專利保護(hù)范圍?！局鳈?quán)項】1.一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，其特征在于，通過Allegro軟件的Skill程序接口，將PCB層疊設(shè)計的常用方案寫入Skill程序里面，使用此Skill程序，直接選擇所要設(shè)置的PCB層數(shù)，并且，該Ski11程序自動設(shè)置好PCB層數(shù)的參數(shù)和底片的參數(shù)設(shè)置。2.根據(jù)權(quán)利要求1所述一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，其特征在于，所述所述自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，其具體實現(xiàn)步驟包括:1)首先修改Al1egro軟件的菜單欄配置文件allegr0.men，由于軟件默認(rèn)不安裝LayoutSki11欄，所以需要手工添加，將CadSkill—欄添加到菜單欄中，配置allegr0.men的路徑為C:\Cadence\SPB_16.5\share\pcb\text\cuimenus;2)修改C:\Cadence\SPB_16.5\share\local\pcb\ski11下的allegro,ilinit文件，在其中添加一行代碼:load(‘‘crosssect1nandgerberoutparameter,il，，)；3)將crosssect1nandgerberoutparameter.il文件放到C:\Cadence\SPB_16.5\share\local\pcb\skill下，執(zhí)行命令并加載此目錄下的執(zhí)行文件并運行;4)在菜單欄中執(zhí)行crosssect1nandgerberoutparameter,il命令，按提不操作自動創(chuàng)建層面和底片文件。3.根據(jù)權(quán)利要求2所述一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法，其特征在于，修改Allegro軟件的菜單欄配置文件allegr0.men后，Allegro軟件在原有的菜單欄后面會增加一個cadSkill的下拉工具欄，要運行的命令出現(xiàn)在此工具欄中?！緦＠勘景l(fā)明公開一種自動建立PCB設(shè)計層面和底片的實現(xiàn)方法,涉及PCB設(shè)計技術(shù)，通過Allegro軟件的Skill程序接口，將PCB層疊設(shè)計的常用方案寫入Skill程序里面，使用此Skill程序，直接選擇所要設(shè)置的PCB層數(shù)，并且，該Skill程序自動設(shè)置好PCB層數(shù)的參數(shù)和底片的參數(shù)設(shè)置。本發(fā)明克服了原有按照Allegro軟件的設(shè)置方法，設(shè)定走線層面及輸出底片所造成的浪費時間嚴(yán)重，重復(fù)設(shè)置容易出錯的缺陷，極大提高工作效率，同時提高了PCB層數(shù)設(shè)置的正確率?！綢PC分類】G06F17/50【公開號】CN105447240【申請?zhí)枴緾N201510787994【發(fā)明人】李曉,崔銘航,翟西斌【申請人】浪潮集團有限公司【公開日】2016年3月30日【申請日】2015年11月17日