述直接存儲訪問器和安全存儲器電連接；
所述處理器，用于獲取密鑰數(shù)據(jù)的存儲地址和η層級的輸入數(shù)據(jù)存儲地址，其中η為大于等于1的正整數(shù)，以及用于根據(jù)所述密鑰數(shù)據(jù)的存儲地址和η層級的輸入數(shù)據(jù)存儲地址，生成η層級的DMA鏈表；
所述直接存儲訪問器，用于根據(jù)目前層級的DMA鏈表，得到密鑰數(shù)據(jù)、目前層級的輸入數(shù)據(jù)以及控制數(shù)據(jù)；
加/解密模塊，當(dāng)所述控制數(shù)據(jù)為啟動信號時，根據(jù)所述目前層級的輸入數(shù)據(jù)對所述密鑰數(shù)據(jù)進(jìn)行加/解密處理，得到目前層級的輸出數(shù)據(jù)；
所述處理器，用于判斷目前層級的級數(shù)是否小于n，如果是，輸出第一判斷信號，如果否，輸出第二判斷信號；
所述直接存儲訪問器，用于接收到所述第一判斷信號時，根據(jù)下一層級的DMA鏈表，將目前層級的輸出數(shù)據(jù)作為下一層級的密鑰數(shù)據(jù)輸出至所述加/解密模塊以進(jìn)行加/解密處理，以及接收到所述第二判斷信號時，將目前層級的輸出數(shù)據(jù)作為最終密鑰保存到所述安全存儲器中。
[0012]從上述裝置的方案可以看出，首先處理器根據(jù)所述密鑰數(shù)據(jù)的存儲地址和η層級的輸入數(shù)據(jù)存儲地址，生成η層級的DMA鏈表，接著直接存儲訪問器根據(jù)目前層級的DMA鏈表，得到密鑰數(shù)據(jù)、目前層級的輸入數(shù)據(jù)以及控制數(shù)據(jù)，然后當(dāng)所述控制數(shù)據(jù)為啟動信號時，加/解密模塊根據(jù)所述目前層級的密鑰數(shù)據(jù)對所述輸入數(shù)據(jù)進(jìn)行加/解密處理，得到目前層級的輸出數(shù)據(jù)，可以進(jìn)行至少一個層級的加/解密處理，另外，第1層級的密鑰數(shù)據(jù)為初始密鑰，當(dāng)η大于1時第2層級至第η層級的密鑰數(shù)據(jù)為上一層級的輸出數(shù)據(jù)，也就是說，本申請通過對原始保密數(shù)據(jù)進(jìn)行逐級加密，在每一級加密處理過程中引入新的密鑰數(shù)據(jù)，并保證每一級的加密結(jié)果不可讀取，只輸出最終加密結(jié)果。經(jīng)指定層數(shù)的加密處理后的數(shù)據(jù)，與只進(jìn)行一次加密操作的結(jié)果相比，具有更高的安全級別，能滿足特定應(yīng)用場景的安全需求。
【附圖說明】
[0013]圖1為本發(fā)明的數(shù)據(jù)加/解密的處理方法第一實(shí)施例的流程圖；
圖2為本發(fā)明的數(shù)據(jù)加/解密的處理方法第二實(shí)施例的流程圖；
圖3為本發(fā)明的數(shù)據(jù)加/解密的處理方法第三實(shí)施例的流程圖；
圖4為本發(fā)明的數(shù)據(jù)加/解密的處理方法第四實(shí)施例的流程圖；
圖5為本發(fā)明的數(shù)據(jù)加/解密的處理裝置一種實(shí)施例的流程圖；
圖6為本發(fā)明的數(shù)據(jù)加/解密的處理裝置一種實(shí)施例的結(jié)構(gòu)框圖；
圖7為本發(fā)明的加/解密模塊一種實(shí)施例的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0014]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0015]本發(fā)明提供一種實(shí)施例的數(shù)據(jù)加/解密的處理方法，如圖1所示，所述方法包括以下步驟:
步驟S01，處理器獲取密鑰數(shù)據(jù)的存儲地址和η層級的輸入數(shù)據(jù)存儲地址，其中η為大于等于1的正整數(shù)；
步驟S02，處理器根據(jù)所述密鑰數(shù)據(jù)的存儲地址和η層級的輸入數(shù)據(jù)存儲地址，生成η層級的DMA鏈表；
步驟S03，處理器將目前層級的DMA鏈表數(shù)據(jù)寫入直接存儲訪問器，并啟動直接存儲訪問器工作；
步驟S04，直接存儲訪問器根據(jù)目前層級的DMA鏈表，搬送目前層級的密鑰數(shù)據(jù)和目前層級的輸入數(shù)據(jù)到加/解密模塊，并啟動加/解密模塊工作；
步驟S05，加/解密模塊使用所述目前層級的密鑰數(shù)據(jù)對所述輸入數(shù)據(jù)進(jìn)行加/解密處理當(dāng)所述控制數(shù)據(jù)為啟動信號時，得到目前層級的輸出數(shù)據(jù)；
步驟S06，處理器判斷目前層級的級數(shù)是否小于n，如果是，輸出第一判斷信號，進(jìn)入步驟S07，如果否，輸出第二信號，進(jìn)入步驟S08 ； 步驟S07，直接存儲訪問器獲取下一層級的DMA鏈表，并根據(jù)下一層級的DMA鏈表，將目前層級的輸出數(shù)據(jù)作為下一層級的密鑰數(shù)據(jù)當(dāng)接收到所述第一判斷信號時，以進(jìn)行加/解密處理；
步驟S08，直接存儲訪問器將目前層級的輸出數(shù)據(jù)作為最終密鑰保存到安全存儲器中。
[0016]從上述方法的方案可以看出，首先處理器根據(jù)所述密鑰數(shù)據(jù)的存儲地址和η層級的輸入數(shù)據(jù)存儲地址，生成η層級的DMA鏈表，接著直接存儲訪問器根據(jù)目前層級的DMA鏈表，得到密鑰數(shù)據(jù)、目前層級的輸入數(shù)據(jù)以及控制數(shù)據(jù)，然后當(dāng)所述控制數(shù)據(jù)為啟動信號時，加/解密模塊根據(jù)所述目前層級的輸入數(shù)據(jù)對所述密鑰數(shù)據(jù)進(jìn)行加/解密處理，得到目前層級的輸出數(shù)據(jù)，可以進(jìn)行至少一個層級的加/解密處理。在所述的處理方法中，第1層級的密鑰數(shù)據(jù)為所述初始密鑰，當(dāng)η大于1時第2層級至第η層級的密鑰數(shù)據(jù)為上一層級的輸出數(shù)據(jù)。也就是說，本申請通過對原始保密數(shù)據(jù)進(jìn)行逐級加密，在每一級加密處理過程中引入新的密鑰數(shù)據(jù)，并保證每一級的加密結(jié)果不可讀取，只輸出最終加密結(jié)果。經(jīng)指定層數(shù)的加密處理后的數(shù)據(jù)，與只進(jìn)行一次加密操作的結(jié)果相比，具有更高的安全級別，能滿足特定應(yīng)用場景的安全需求。
[0017]在具體實(shí)施中，通過可任意增減運(yùn)算層數(shù)的Keyladder(以下均簡稱KL)加/解密處理機(jī)制以對密鑰數(shù)據(jù)的加/解密處理，其中實(shí)現(xiàn)KL的功能是對指定的輸入數(shù)據(jù)，采用多個輸入密鑰進(jìn)行加/解密操作，并輸出最終的密/明文數(shù)據(jù)的一種處理流程；KL的組成是由一種可實(shí)現(xiàn)AES/DES/TDES算法的加/解密功能的加/解密模塊(簡稱ADES模塊)和一種可以由硬件請求觸發(fā)啟動數(shù)據(jù)搬運(yùn)操作的直接存儲器訪問器(簡稱DMA)組合而成。KL流程既可作為加密引擎對數(shù)據(jù)進(jìn)行加密，也可作為解密引擎對數(shù)據(jù)進(jìn)行解密，另外一層KL流程是指進(jìn)行一次完整的某一層數(shù)據(jù)的加密或解密操作。
[0018]如圖2所示，一個具有N(N>=1)層輸入數(shù)據(jù)的KL流程，是由N次連續(xù)的ADES運(yùn)算操作實(shí)現(xiàn)，該N次連續(xù)的ADES運(yùn)算操作由預(yù)先定義好的DMA鏈表控制。DMA鏈表定義了每一層KL運(yùn)算所需要的數(shù)據(jù)搬運(yùn)任務(wù)及對ADES模塊的配置及運(yùn)算啟動，N層KL流程則對應(yīng)由N組DMA鏈表控制。另外，直接存儲訪問即DMA具備自動載入鏈表數(shù)據(jù)并執(zhí)行數(shù)據(jù)搬送任務(wù)的功能。
[0019]在具體實(shí)施中，KL層數(shù)是通過配置加/解密運(yùn)算單元的運(yùn)算次數(shù)決定的，可以任意增減，故能實(shí)現(xiàn)任意層數(shù)的KL引擎，且不受硬件資源的限制，具有較高的靈活性。其次，ADES模塊的算法可靈活配置，能實(shí)現(xiàn)一種不同層次采用不同算法的KL引擎，提高了數(shù)據(jù)加密復(fù)雜程度，從而提高了數(shù)據(jù)的安全性。另外，KL最終結(jié)果可以由DMA搬送至指定的安全地址。采用鏈表配置DMA，可以實(shí)現(xiàn)對KL結(jié)果的靈活使用。
[0020]在具體實(shí)施中，在步驟S06之前，還包括以下步驟:
步驟S050，處理器判斷對所述密鑰數(shù)據(jù)進(jìn)行加/解密處理是否準(zhǔn)確，當(dāng)?shù)玫疆?dāng)前層級的輸出數(shù)據(jù)時；
如果是，處理器執(zhí)行步驟S06;
如果否，處理器執(zhí)行步驟S051 ;
步驟S051，加/解密的處理結(jié)束。
[0021]在具體實(shí)施中，一個具有N(N>=1)層KL的各層ADES運(yùn)算中，由DMA實(shí)現(xiàn)每一層ADES加/解密結(jié)果的搬運(yùn)。除最后一層KL流程外，每一層的ADES加/解密處理完成后，產(chǎn)生ADES運(yùn)算完成中斷，觸發(fā)ADES中斷服務(wù)程序。在該中斷服務(wù)程序里，處理器查詢ADES模塊的狀態(tài)寄存器，若無錯誤信息，則配置DMA載入下一層KL運(yùn)算的DMA鏈表并啟動DMA執(zhí)行，啟動下一層KL流程；若查詢到ADES運(yùn)算出錯，則結(jié)束本次KL流程并設(shè)置相應(yīng)的軟件錯誤狀態(tài)。最后一層的KL流程執(zhí)行時，其對應(yīng)的DMA鏈表除了執(zhí)行上述流程外，在KL運(yùn)算完成且無誤的情況下，執(zhí)行一條額外的鏈表將KL最終結(jié)果搬送至指定的安全地址，至此，整個KL流程執(zhí)行完畢。
[0022]在具體實(shí)施中，步驟S05具體為:所述加/解密模塊根據(jù)所述目前層級的輸入數(shù)據(jù)所述密鑰數(shù)據(jù)進(jìn)行AES算法、DES算法或TDES算法的加/解密處