存儲器裝置中的操作管理的制作方法
【技術領域】
[0001]本發(fā)明大體上涉及存儲器，且特定來說，在一或多個實施例中，本發(fā)明涉及存儲器裝置中的操作管理。
【背景技術】
[0002]存儲器裝置通常被提供作為計算機或其它電子系統(tǒng)中的內部半導體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(R0M)、動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)、電阻式隨機存取存儲器(RRAM)、雙倍數(shù)據(jù)速率存儲器(DDR)、低功耗雙倍數(shù)據(jù)速率存儲器(LPDDR)、相變存儲器(PCM)及閃速存儲器。
[0003]非易失性存儲器是可在不加電的情況下長時間保持其存儲的數(shù)據(jù)的存儲器。閃速存儲器裝置已發(fā)展成為頗受歡迎的用于大范圍的電子應用的非易失性存儲器來源。閃速存儲器裝置通常用于電子系統(tǒng)中，例如個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、交通工具、無線裝置、蜂窩電話及可移動存儲器模塊，且閃速存儲器的用途正不斷擴展。
[0004]例如通常包含于一些電子系統(tǒng)中的許多存儲器裝置執(zhí)行各種操作以管理存儲器裝置的操作。存儲器裝置通常執(zhí)行存儲器操作，例如讀、寫及擦除操作。這些操作有時被稱為前臺操作，這是由于這些操作有時由存儲器存取裝置(例如處理器)或耦合到存儲器裝置的其它存儲器裝置控制電路起始。額外操作包含有時被稱為后臺操作的操作。這些操作有時由存儲器裝置自身中的控制電路起始。舉例來說，存儲器裝置中的損耗均衡可能作為后臺操作執(zhí)行?？赡軋?zhí)行損耗均衡操作以使存儲器擦除周期分布在存儲器裝置的整個存儲器陣列中以改進可靠性。隨著對存儲器裝置中的更高操作速度的需求繼續(xù)增長，可能由于執(zhí)行這些后臺操作中的一或多者而違反存儲器裝置的時序要求。
[0005]出于上文陳述的原因，以及出于下文陳述的在閱讀及理解本說明書之后將對所屬領域的技術人員顯而易見的其它原因，在所屬領域中需要減少因在存儲器裝置中執(zhí)行操作(例如后臺操作)而對存儲器裝置時序要求的違反。
【附圖說明】
[0006]圖1為作為電子系統(tǒng)的部分的耦合到存儲器存取裝置的存儲器裝置的簡化框圖。
[0007]圖2為存儲器裝置中的存儲器操作的時序圖。
[0008]圖3為表示根據(jù)本發(fā)明的實施例的分段操作的簡化框圖。
[0009]圖4說明根據(jù)本發(fā)明的實施例的確定存儲器操作的段裕量的圖形化表示。
[0010]圖5為根據(jù)本發(fā)明的實施例的存儲器操作的時序圖。
[0011]圖6說明根據(jù)本發(fā)明的實施例的狀態(tài)追蹤器的框圖。
[0012]圖7為說明根據(jù)本發(fā)明的實施例的執(zhí)行分段操作的方法的流程圖。
[0013]圖8說明根據(jù)本發(fā)明的實施例的作為電子系統(tǒng)的部分的耦合到存儲器存取裝置的存儲器裝置的功能框圖。
【具體實施方式】
[0014]在本發(fā)明的以下詳細描述中，參考形成其部分且通過說明的方式展示特定實施例的附圖。在圖式中，相似的符號描述貫穿若干視圖實質上類似的組件。在不背離本發(fā)明的范圍的情況下，可利用其它實施例且可做出結構、邏輯及電氣改變。因此，以下詳細描述不應被認為為限制意義的。
[0015]圖1說明作為電子系統(tǒng)100的部分的耦合到存儲器存取裝置104的存儲器裝置102的簡化框圖。存儲器存取裝置104可為處理器或某其它類型的控制電路。存儲器裝置102越過一或多個通信信道106 (舉例來說，通信總線)耦合到處理器104。通信總線可包括命令、地址及/或數(shù)據(jù)信號線。通信總線可包括若干標準接口，例如(舉例來說)通用串行總線(USB)接口。通信總線可為與如所屬領域的技術人員已知的許多硬盤驅動器(舉例來說，SATA、PATA) —起使用的標準接口。存儲器裝置102、存儲器存取裝置104與通信總線106 —起形成電子系統(tǒng)100的部分。
[0016]存儲器裝置102進一步包括存儲器陣列110，例如(舉例來說)包括存儲器單元陣列。存儲器陣列控制電路112協(xié)助在存儲器陣列110上執(zhí)行存儲器裝置操作。處理器104可經(jīng)由通信總線將一或多個命令傳送到存儲器裝置102以對存儲器陣列110執(zhí)行操作，例如讀、寫(舉例來說，編程)及/或擦除操作。這些操作有時被稱為前臺操作，這是由于(舉例來說)可響應于從處理器104接收的特定命令而執(zhí)行所述操作。
[0017]存儲器陣列110可包括一或多種類型的存儲器，例如(舉例來說)閃速存儲器單元陣列。閃速存儲器通常利用稱為N0R閃存與NAND閃存的兩種基礎架構中的一者。名稱來源于用以讀取裝置的邏輯。在N0R閃存架構中，存儲器單元的邏輯列與耦合到數(shù)據(jù)線(例如通常被稱為數(shù)字(舉例來說，位)線的線)的每一存儲器單元平行耦合。在NAND閃存架構中，存儲器單元的列僅與耦合到位線的列的第一存儲器單元串聯(lián)耦合。包括存儲器單元的行的存儲器單元的控制柵極耦合到存取線，例如被稱為字線的存取線。
[0018]在典型的閃速存儲器陣列中，每一經(jīng)選擇的存儲器單元被個別地被編程為單電平單元(SLC)或多電平單元(MLC)。可使用單元的閾值電壓(Vt)作為存儲于所述單元中的數(shù)據(jù)的指示。舉例來說，在SLC中，2.5V的1可指示經(jīng)編程的單元，而-0.5V的V ,可指示經(jīng)擦除的單元。MLC使用各自指示不同狀態(tài)的多個、范圍。多電平單元可通過將位模式指派到特定1范圍來利用傳統(tǒng)電荷存儲單元的模擬性質。
[0019]編程閃速存儲器單元通常涉及將一或多個編程脈沖(Vpgm)施加到耦合到一或多個經(jīng)選擇的存儲器單元的經(jīng)選擇的字線。典型的編程脈沖(Vpgm)在15V或接近15V處開始且趨向于隨著每一編程脈沖施加而在量值方面增加。在編程操作期間，電位，例如接地電位(舉例來說，0V)被施加到陣列的襯底，且因此被施加到經(jīng)選擇的存儲器單元的溝道。此導致電荷從溝道轉移到經(jīng)選擇用于編程的存儲器單元的電荷存儲結構。舉例來說，通常通過直接注入或從溝道到浮動柵極的電子的福勒諾德海姆隧道效應使浮動柵極充電，從而導致在編程狀態(tài)中Vt通常大于零。對存儲器陣列的一或多個經(jīng)選擇的存儲器單元執(zhí)行感測(舉例來說，讀)操作通常需要將電壓施加到經(jīng)選擇的存儲器單元，所述電壓通常在Vcc或低于Vcc，例如(舉例來說)3V。
[0020]存儲器陣列110可包括相變存儲器(PCM)陣列。PCM為可提供非易失性存儲但有潛力具有與閃速存儲器相比相對更快的操作的電阻式存儲器技術。如名稱暗示般，PCM使用當材料發(fā)生相變時材料的電阻的改變來以非易失性方式存儲數(shù)據(jù)。舉例來說，不同元素的合金可從具有低電阻的晶相改變?yōu)榫哂懈唠娮璧姆蔷?。當材料展現(xiàn)多種明顯不同的電阻時，每一不同電阻可被指派一相應的數(shù)據(jù)值(舉例來說，00、01、10、11)。
[0021]存儲器陣列110可包括其它類型的存儲器，例如(舉例來說)動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)、電阻式隨機存取存儲器(RRAM)、雙倍數(shù)據(jù)速率存儲器(DDR)及/或低功耗雙倍數(shù)據(jù)速率存儲器(LPDDR)。存儲器裝置102可包括一種以上的存儲器類型，例如(舉例來說)易失性與非易失性存儲器的組合。
[0022]圖2說明在存儲器裝置中執(zhí)行的若干存儲器操作(例如包含前臺及后臺操作)的時序圖200。針對由圖2說明的實例，可在線202處指示被指定為供存儲器裝置執(zhí)行完整前臺操作(例如擦除操作)的時間幀。時間幀可包括被指派(舉例來說，被指派作為時序要求)到特定前臺操作的時間幀。存儲器裝置應在例如(舉例來說)已由處理器命令存儲器裝置執(zhí)行操作之后在時間幀內完成特定的前臺操作(舉例來說，滿足時序要求)。條204說明用以在存儲器裝置(例如(舉例來說)閃速存儲器裝置)中執(zhí)行擦除操作的持續(xù)時間。從圖2可見，執(zhí)行擦除操作204的時間在時間幀202內。條206說明用于執(zhí)行擦除操作(例如由條204指示)及另一操作(例如特定的后臺操作)的持續(xù)時間?？煽闯?，如由條206表示的擦除操作及特定后臺操作的持續(xù)時間在時間幀202內。
[0023]條208說明完成擦除操作及執(zhí)行不同于由條206表示的后臺操作的后臺操作(例如(舉例來說)在存儲器裝置中執(zhí)行擦除操作及損耗均衡操作)的持續(xù)時間。從條208可見，擦除操作及完整損耗均衡操作的執(zhí)行時間已超過時間幀202。用以執(zhí)行對應于條208的擦除操作的時間可由線210指示，而線210與212之間的時間可對應于(舉例來說)用以完成損耗均衡操作的時間。因此，執(zhí)行擦除操作及損耗均衡操作212的持續(xù)時間違反存儲器裝置的時序要求。
[0