出FIFO以及計數(shù)器，該圖200示出了針對每個w的圖1的計數(shù)器架構(gòu)100中所要求的計數(shù)器比特的總數(shù)量與所要求的FIFO比特的總數(shù)量之間的比值，其中w范圍從15到29。每個條的較淺的陰影部分指示所要求的計數(shù)器比特的數(shù)量，而該條的較深的陰影部分指示所要求的FIFO比特的數(shù)量。
[0034]圖200指示了對于計數(shù)器架構(gòu)100最優(yōu)的是包括19比特寬的計數(shù)器，因為所要求的總存儲比特是最少的。例如，取兩個最低點，w= 18和w= 19，在圖200中，所需的存儲比特的總數(shù)量分別是大約 329.882kb ( = 18*16k+(654.8M/21S) *log216k)以及 328.781kb(=19*16k+(654.8M/219)*log216k)。如圖2中所示，取決于硬件要求，計數(shù)器架構(gòu)可以通過找到w*N+M*log2N的最小值來優(yōu)化，其中Μ =向上舍入(PPS*T/2W)，盡管可以做出關(guān)于總存儲比特、FIFO比特的總數(shù)量以及計數(shù)器比特的總數(shù)量的權(quán)衡。
[0035]圖3圖示了根據(jù)本發(fā)明實施例的諸如圖1的計數(shù)器架構(gòu)100的計數(shù)器架構(gòu)的方法300。在步驟305，至少一個計數(shù)器中的計數(shù)被遞增。如上文所討論的，每個計數(shù)器與唯一的標(biāo)識相關(guān)聯(lián)。通常地，所有的計數(shù)器是環(huán)繞式計數(shù)器并且具有相同的寬度。例如，如果w =17，則每個計數(shù)器標(biāo)識的最大值是131，071。如另一個示例，如果w = 18，則每個計數(shù)器標(biāo)識的最大值是262，143。如又一個示例，如果w= 19，則每個計數(shù)器標(biāo)識的最大值是524，287。當(dāng)算術(shù)運(yùn)算嘗試創(chuàng)建太大而不能在可用的計數(shù)器內(nèi)表示的數(shù)值時溢出發(fā)生。
[0036]在步驟310，在至少一個計數(shù)器中的一個計數(shù)器溢出時，溢出的計數(shù)器的計數(shù)器標(biāo)識被存儲在隊列中。在一些實施例中，隊列是FIFO緩沖器。隊列通常由計數(shù)器架構(gòu)100中所有計數(shù)器共享和使用。在一些實施例中，將計數(shù)器標(biāo)識存儲在隊列中向CPU發(fā)送中斷以從隊列和溢出的計數(shù)器讀取值。然后，可能從讀取的值計算溢出的計數(shù)器的實際值。在由CHJ讀取了溢出的計數(shù)器之后，溢出的計數(shù)器通常被清空或重置。
[0037]例如，具有5作為其計數(shù)器標(biāo)識的計數(shù)器是在算術(shù)運(yùn)算期間溢出的第一計數(shù)器。然后，計數(shù)器標(biāo)識(即，5)被存儲在隊列中，假設(shè)在隊列的頭部，因為計數(shù)器#5是溢出的第一計數(shù)器。同時，在計數(shù)器#5中的計數(shù)仍然可以被遞增。同時，其他計數(shù)器也可以溢出，而且這些計數(shù)器的計數(shù)器標(biāo)識被存儲在隊列中。
[0038]向CPU發(fā)送了中斷以讀取在隊列頭部的值(S卩，5)。CPU讀取存儲在與計數(shù)器標(biāo)識相關(guān)聯(lián)的計數(shù)器(即，計數(shù)器#5)中的當(dāng)前值。由于已知計數(shù)器寬度，可以計算計數(shù)器的實際值。特別地，計數(shù)器的實際值是2"加上存儲在計數(shù)器中的當(dāng)前值。繼續(xù)該示例，假設(shè)計數(shù)器#5的當(dāng)前值是2并且w = 17。計數(shù)器#5的實際值是131，074( = 217+2)。只要隊列不為空，則CPU連續(xù)地從隊列和計數(shù)器讀取和清空值。
[0039]特定計數(shù)器的最終總計數(shù)是:計數(shù)器標(biāo)識出現(xiàn)在隊列中的次數(shù)*2"加上計數(shù)器剩余值。
[0040]盡管如針對計數(shù)分組已經(jīng)描述了計數(shù)器，應(yīng)當(dāng)注意的是，計數(shù)器可以用于計數(shù)任何事物，諸如字節(jié)。一般地，τ期間的所期望的總計數(shù)被計算為EPS*T，其中EPS是每秒的事件。時間間隔T期間的最大的總計數(shù)的上限可以被建立和計算，因為網(wǎng)絡(luò)交換機(jī)通常被設(shè)計具有某帶寬，從該帶寬可以計算事件率。
[0041]本領(lǐng)域普通技術(shù)人員將意識到也存在其他用途和優(yōu)點。盡管已經(jīng)參考大量具體細(xì)節(jié)描述了本發(fā)明，本領(lǐng)域普通技術(shù)人員將認(rèn)識到，本發(fā)明可以在不偏離本發(fā)明的精神的情況下以其他具體形式來體現(xiàn)。因此，本領(lǐng)域普遍技術(shù)人員將理解本發(fā)明不由前述說明的細(xì)節(jié)來限制，而更確切地要由所附權(quán)利要求來限定。
【主權(quán)項】
1.一種在網(wǎng)絡(luò)設(shè)備中實施的計數(shù)器架構(gòu)，所述計數(shù)器架構(gòu)包括: N個環(huán)繞式計數(shù)器，其中所述N個環(huán)繞式計數(shù)器中的每個環(huán)繞式計數(shù)器與計數(shù)器標(biāo)識相關(guān)聯(lián)；以及 溢出FIFO，所述溢出FIFO由所述N個環(huán)繞式計數(shù)器使用和共享，其中所述溢出FIFO存儲正在溢出的所有計數(shù)器的相關(guān)聯(lián)的所述計數(shù)器標(biāo)識。2.根據(jù)權(quán)利要求1所述的計數(shù)器架構(gòu)，其中所述N個環(huán)繞式計數(shù)器中的每個環(huán)繞式計數(shù)器是w比特寬。3.根據(jù)權(quán)利要求2所述的計數(shù)器架構(gòu)，其中所述N個環(huán)繞式計數(shù)器是在片上SRAM存儲器中。4.根據(jù)權(quán)利要求1所述的計數(shù)器架構(gòu)，進(jìn)一步包括向CPU發(fā)送以讀取所述溢出FIFO和溢出的計數(shù)器中的一個溢出的計數(shù)器的至少一個中斷。5.根據(jù)權(quán)利要求1所述的計數(shù)器架構(gòu)，其中在計時間隔T中，計數(shù)器溢出的數(shù)量是Μ=向上舍入(EPS*T/2W)，其中EPS是每秒的事件，并且w是每個計數(shù)器的比特寬度。6.根據(jù)權(quán)利要求5所述的計數(shù)器架構(gòu)，其中EPS是針對分組計數(shù)的每秒的分組。7.根據(jù)權(quán)利要求5所述的計數(shù)器架構(gòu)，其中EPS是針對字節(jié)計數(shù)的每秒的字節(jié)。8.根據(jù)權(quán)利要求5所述的計數(shù)器架構(gòu)，其中所述溢出FIFO是Μ深并且log2N比特寬的以捕獲所有的計數(shù)器溢出。9.根據(jù)權(quán)利要求5所述的計數(shù)器架構(gòu)，其中所述計數(shù)器架構(gòu)要求w*N+M*log2N的總存儲比特。10.根據(jù)權(quán)利要求1所述的計數(shù)器架構(gòu)，其中所述網(wǎng)絡(luò)設(shè)備是網(wǎng)絡(luò)交換機(jī)。11.一種包括至少一個計數(shù)器的計數(shù)器架構(gòu)的方法，所述方法包括: 遞增所述至少一個計數(shù)器中的計數(shù)，其中所述至少一個計數(shù)器與計數(shù)器標(biāo)識相關(guān)聯(lián)；以及 在所述至少一個計數(shù)器溢出時，將溢出的計數(shù)器的所述計數(shù)器標(biāo)識存儲在隊列中。12.根據(jù)權(quán)利要求11所述的方法，其中所述至少一個計數(shù)器是環(huán)繞式計數(shù)器。13.根據(jù)權(quán)利要求11所述的方法，其中所述隊列是FIFO緩沖器。14.根據(jù)權(quán)利要求11所述的方法，其中將所述計數(shù)器標(biāo)識存儲在所述隊列中向CPU發(fā)送中斷以從所述隊列和所述溢出的計數(shù)器讀取值。15.根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括從讀取的所述值計算所述溢出的計數(shù)器的實際值。16.根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括在讀取所述溢出的計數(shù)器之后，清空所述溢出的計數(shù)器。17.一種包括多個環(huán)繞式計數(shù)器的計數(shù)器架構(gòu)的方法，所述方法包括: 遞增所述多個環(huán)繞式計數(shù)器中的計數(shù)，其中所述多個環(huán)繞式計數(shù)器中的每個環(huán)繞式計數(shù)器與計數(shù)器標(biāo)識相關(guān)聯(lián)； 在所述多個環(huán)繞式計數(shù)器中的一個環(huán)繞式計數(shù)器的溢出發(fā)生時，將所述計數(shù)器標(biāo)識存儲在溢出FIFO中； 處理在所述溢出FIFO的頭部處的數(shù)據(jù)； 通過在所述溢出FIFO的所述頭部處的所述數(shù)據(jù)來標(biāo)識環(huán)繞式計數(shù)器； 讀取存儲在標(biāo)識的所述環(huán)繞式計數(shù)器中的值；以及 清空標(biāo)識的所述環(huán)繞式計數(shù)器。18.根據(jù)權(quán)利要求17所述的方法，其中所述多個環(huán)繞式計數(shù)器中的每個環(huán)繞式計數(shù)器具有相同的寬度。19.根據(jù)權(quán)利要求17所述的方法，其中所述溢出FIFO由所述多個環(huán)繞式計數(shù)器共享。20.根據(jù)權(quán)利要求17所述的方法，其中所述計數(shù)器架構(gòu)被實施在網(wǎng)絡(luò)設(shè)備中。21.根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括，只要所述溢出FIFO不為空，則重復(fù)處理數(shù)據(jù)、標(biāo)識環(huán)繞式計數(shù)器、讀取值以及清空標(biāo)識的所述環(huán)繞式計數(shù)器。22.—種網(wǎng)絡(luò)設(shè)備，包括: 公用存儲器池，其中來自所述公用存儲器池的存儲器被分成多個庫；以及 用于延長CPU讀取間隔的計數(shù)器架構(gòu)，其中所述計數(shù)器架構(gòu)包括: N個環(huán)繞式計數(shù)器，所述N個環(huán)繞式計數(shù)器使用所述多個庫的至少子集，其中所述N個環(huán)繞式計數(shù)器中的每個環(huán)繞式計數(shù)器與計數(shù)器標(biāo)識相關(guān)聯(lián)；以及 溢出FIFO，所述溢出FIFO存儲環(huán)繞的所有計數(shù)器的相關(guān)聯(lián)的計數(shù)器標(biāo)識。23.根據(jù)權(quán)利要求22所述的網(wǎng)絡(luò)設(shè)備，進(jìn)一步包括SRAM，其中所述N個環(huán)繞式計數(shù)器被存儲在所述SRAM中。24.根據(jù)權(quán)利要求23所述的網(wǎng)絡(luò)設(shè)備，其中所述溢出FIFO被存儲在所述SRAM中。25.根據(jù)權(quán)利要求23所述的網(wǎng)絡(luò)設(shè)備，其中所述溢出FIFO是固定功能硬件。26.根據(jù)權(quán)利要求22所述的網(wǎng)絡(luò)設(shè)備，進(jìn)一步包括向CPU發(fā)送以讀取所述溢出FIFO以及讀取和清空所述N個環(huán)繞式計數(shù)器中的一個環(huán)繞式計數(shù)器的至少一個中斷。27.根據(jù)權(quán)利要求22所述的網(wǎng)絡(luò)設(shè)備，其中在計時間隔T中，計數(shù)器溢出的數(shù)量是Μ=向上舍入(間隔Τ期間的總計數(shù)/2")，其中所述間隔Τ期間的總計數(shù)由所述網(wǎng)絡(luò)設(shè)備的帶寬確定，并且所述w是每個計數(shù)器的比特寬度。28.根據(jù)權(quán)利要求27所述的網(wǎng)絡(luò)設(shè)備，其中所述間隔Τ期間的總計數(shù)是針對分組計數(shù)的PPS*T，其中所述PPS是每秒的分組。29.根據(jù)權(quán)利要求27所述的網(wǎng)絡(luò)設(shè)備，其中所述間隔T期間的總計數(shù)是針對字節(jié)計數(shù)的BPS*T，其中所述BPS是每秒的字節(jié)。
【專利摘要】本發(fā)明的實施例涉及通過針對平均情況配置每個計數(shù)器來延長計數(shù)器壽命，以及經(jīng)由溢出FIFO和對監(jiān)控計數(shù)器的過程的中斷來處理溢出的架構(gòu)。該架構(gòu)解決了一般的優(yōu)化問題，該一般的優(yōu)化問題可以被陳述為，給定N個計數(shù)器，對于某個CPU讀取間隔T，怎樣使存儲和操作該N個計數(shù)器所需要的存儲比特的數(shù)量最小化。等同地，該一般的優(yōu)化問題也可以被陳述為，給定N個計數(shù)器和某數(shù)量的存儲比特，怎樣優(yōu)化和增大CPU讀取間隔T。該架構(gòu)使計數(shù)器CPU讀取間隔隨溢出FIFO的深度線性地延長。
【IPC分類】G06F5/06
【公開號】CN105278912
【申請?zhí)枴緾N201510253417
【發(fā)明人】王煒煌, S·阿特魯里
【申請人】凱為公司
【公開日】2016年1月27日
【申請日】2015年5月18日
【公告號】US20150365339