0001則 被逐位從TDO管腳移出。處于Shift-IR狀態(tài)時，指令不會被改變。如果TMS信號在下一個 TCK上升沿處于高電平，TAP進入Exitl-IR狀態(tài)；如果TMS信號處于低電平，則TAP-直進 行移位操作。
[0105] (13)Exitl-IR退出指令寄存器狀態(tài)1
[0106] Exitl-IR是TAP控制器的一個臨時狀態(tài)，如果TMS信號在下一個TCK上升沿處于 高電平，TAP進入Update-IR狀態(tài)；如果TMS信號在下一個TCK上升沿處于低電平，則TAP 進入Pause-IR狀態(tài)。處于Exitl-IR狀態(tài)時，指令不會被改變。
[0107] (14)Pause-IR暫停指令寄存器狀態(tài)
[0108] Pause-IR狀態(tài)允許TAP控制器暫時停止TDI-移位寄存器-TDO串行通道的移位操 作。處于Pause-IR狀態(tài)時，指令不會被改變。如果TMS信號在下一個TCK上升沿處于高電 平，TAP進入Exit2-IR狀態(tài)；如果TMS信號處于低電平，則TAP-直處于暫停狀態(tài)。
[0109] (15)Exit2-IR退出指令寄存器狀態(tài)2
[0110] Exit2-IR也是TAP控制器的臨時狀態(tài)，如果TMS信號在下一個TCK上升沿處于高 電平，TAP進入Update-IR狀態(tài)，結(jié)束掃描操作；如果TMS信號在下一個TCK上升沿處于低 電平，則TAP重新進入Shift-IR狀態(tài)。處于Exit2-D狀態(tài)時，指令不會被改變。
[0111] (16)Update-IR更新指令寄存器狀態(tài)
[0112] 處于Update-IR狀態(tài)時，移位寄存器中的值將在TCK的下降沿被鎖存到指令寄存 器中，一旦鎖存成功，新的指令將成為當(dāng)前的指令。如果TMS信號在下一個TCK上升沿處于 高電平，TAP進入Select-DR-Scan狀態(tài)；如果TMS信號在下一個TCK上升沿處于電平，則 TAP進入Run-Test-Idle狀態(tài)。
[0113] 另外，在此需要特別說明的是，與JTAG接口兼容的器件并不局限于上述本發(fā)明 具體實施例中提到的FPGA、CPLD，以及PR0M，還可以是微處理器（MPU，MicroProcessing Unit)、微控制器（MCU，Micr。ControlUnit)、PLD(ProgrammableLogicDevice，可編程邏輯 器件）、DSP、ASIC(Application-specificintegratedcircuit，專用集成電路），或其它符 合IEEEl149. 1規(guī)范的芯片。
[0114] 通過實施本發(fā)明具體實施例描述的可編程邏輯器件遠程更新系統(tǒng)及其方法，能夠 達到以下技術(shù)效果：
[0115] (1)本發(fā)明具體實施例解決了現(xiàn)有技術(shù)在一些環(huán)境比較復(fù)雜、保密性要求比較高 的情況下，不適合工作人員到現(xiàn)場去燒寫程序，采用傳統(tǒng)的專用仿真器燒寫加載方式不能 滿足要求的技術(shù)問題；
[0116] (2)本發(fā)明具體實施例解決了現(xiàn)有技術(shù)在目前情況下，工作人員多采用專用仿真 器在現(xiàn)場對邏輯進行升級的方式，使得工作的可執(zhí)行性比較困難的技術(shù)問題，可以通過網(wǎng) 絡(luò)遠程更新配置文件；
[0117] (3)本發(fā)明具體實施例通過解析FPGA燒寫文件XSVF文件，利用DSPGPIO口模擬 FPGA或CPLD配置PROM上JTAG口的時序和行為，完成了對FPGA或CPLD配置PROM的ISP 操作；
[0118] (4)本發(fā)明具體實施例以網(wǎng)絡(luò)為載體實現(xiàn)操作數(shù)據(jù)的遠距離傳輸，可對網(wǎng)絡(luò)中的 所有設(shè)備進行軟件維護和升級，避免了拆裝產(chǎn)品、利用專用下載線下載等過程所需的大量 時間，節(jié)省了設(shè)計成本、降低了設(shè)計復(fù)雜度、減輕了設(shè)計的工作量。
[0119] 本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他 實施例的不同之處，各個實施例之間相同相似部分互相參見即可。
[0120] 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖 然本發(fā)明已以較佳實施例揭示如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人 員，在不脫離本發(fā)明的精神實質(zhì)和技術(shù)方案的情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對本發(fā)明技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單 修改、等同替換、等效變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【主權(quán)項】
1. 一種可編程邏輯器件遠程更新系統(tǒng)，其特征在于，包括：計算機（I)，以及彼此相連 的處理器（2)、可編程邏輯器件和配置單元（5)，所述計算機（1)向所述處理器（2)發(fā)送配 置文件數(shù)據(jù)，所述處理器（2)根據(jù)所述配置文件數(shù)據(jù)，通過GPIO端口模擬所述可編程邏輯 器件配置所述配置單元（5)JTAG端口的時序和行為，實現(xiàn)所述處理器（2)對所述配置單元 (5)進行配置的ISP操作。2. 根據(jù)權(quán)利要求1所述的一種可編程邏輯器件遠程更新系統(tǒng)，其特征在于：所述可編 程邏輯器件采用FPGA(3)或CPLD(4)，所述配置單元采用PR0M。3. 根據(jù)權(quán)利要求2所述的一種可編程邏輯器件遠程更新系統(tǒng)，其特征在于：所述處理 器（2)采用DSP，通過所述DSP的四個GPIO端口分別模擬所述JTAG端口中的TMS端口、TDI 端口、TDO端口和TCK端口。4. 根據(jù)權(quán)利要求3所述的一種可編程邏輯器件遠程更新系統(tǒng)，其特征在于：所述可編 程邏輯器件和配置單元（5)的TMS端口、TCK端口接線并聯(lián)后依次連接至所述處理器（2)用 于模擬所述TMS端口、TCK端口的GPIO端口，所述處理器⑵用于模擬TDI端口的GPIO端 口連接所述可編程邏輯器件的TDI端口、所述可編程邏輯器件的TDO端口連接所述配置單 元（5)的TDI端口，所述配置單元（5)的TDO端口連接至所述處理器（2)用于模擬TDO端 口的GPIO端口。5. 根據(jù)權(quán)利要求2、3、4中任一權(quán)利要求所述的一種可編程邏輯器件遠程更新系統(tǒng)，其 特征在于：所述計算機（1)將包括更新命令在內(nèi)的配置數(shù)據(jù)傳送至所述處理器（2)，所述處 理器（2)對配置數(shù)據(jù)進行相應(yīng)的時序轉(zhuǎn)化和數(shù)據(jù)處理后，將經(jīng)過處理的所述配置數(shù)據(jù)通過 模擬JTAG狀態(tài)機時序的方式下載至所述配置單元（5)中，以完成所述配置單元（5)中配置 數(shù)據(jù)的更新。6. 根據(jù)權(quán)利要求5所述的一種可編程邏輯器件遠程更新系統(tǒng)，其特征在于：所述計 算機⑴通過串行總線或網(wǎng)絡(luò)總線向所述處理器（2)發(fā)送配置數(shù)據(jù)，所述配置數(shù)據(jù)為 IntelHex格式的XSVF文件。7. 根據(jù)權(quán)利要求6所述的一種可編程邏輯器件遠程更新系統(tǒng)，其特征在于：所述計算 機（1)逐條解析所述FPGA(3)或CPLD(4)的燒寫XSVF文件，并將解析后的數(shù)據(jù)逐條傳送至 所述處理器（2)，所述處理器（2)根據(jù)所述計算機（1)傳送的數(shù)據(jù)，并按照JTAG狀態(tài)機的時 序和數(shù)據(jù)格式生成所述FPGA(3)或CPLD(4)的編程指令、數(shù)據(jù)和控制信號。8. -種可編程邏輯器件遠程更新方法，其特征在于，包括以下步驟： 5100 :計算機（1)向處理器（2)發(fā)送配置數(shù)據(jù)； 5101 :所述處理器（2)根據(jù)所述配置數(shù)據(jù)，通過GPIO端口模擬可編程邏輯器件操作配 置單元（5)JTAG端口的時序和行為； S102:所述處理器（2)通過GPIO端口以模擬JTAG端口的時序和行為的方式向所述配 置單元（5)輸出配置數(shù)據(jù)，實現(xiàn)對所述配置單元（5)進行配置的ISP操作。9. 一種可編程邏輯器件遠程更新方法，其特征在于，包括以下步驟： 5100 :所述計算機（1)逐條解析所述模擬可編程邏輯器件的燒寫XSVF文件，并將解析 后的數(shù)據(jù)通過串行總線或網(wǎng)絡(luò)總線逐條傳送至所述處理器（2); 5101 :所述處理器（2)獲得所述XSVF文件后，先將所述XSVF文件暫存至RAM空間，再 讀取所述XSVF文件，逐條解析，通過GPIO端口模擬JTAG狀態(tài)機的TAP口操作，并產(chǎn)生包括 編程指令、數(shù)據(jù)和控制信號在內(nèi)的配置數(shù)據(jù)； S102 :所述處理器（2)通過GPIO端口以模擬JTAG端口的時序和行為的方式輸出所述 配置數(shù)據(jù)，并通過所述可編程邏輯器件實現(xiàn)對所述配置單元（5)進行配置的ISP操作，完成 對所述可編程邏輯器件配置數(shù)據(jù)的更新。10.根據(jù)權(quán)利要求8或9所述的一種可編程邏輯器件遠程更新方法，其特征在于：所述 處理器（2)采用DSP，所述可編程邏輯器件采用FPGA(3)或CPLD(4)，所述配置單元（5)采 用PWlL
【專利摘要】本發(fā)明公開了一種可編程邏輯器件遠程更新系統(tǒng)及其方法，系統(tǒng)包括：計算機，以及彼此相連的處理器、可編程邏輯器件和配置單元。計算機向處理器發(fā)送配置文件數(shù)據(jù)，處理器根據(jù)配置文件數(shù)據(jù)，通過GPIO端口模擬可編程邏輯器件配置配置單元JTAG端口的時序和行為，實現(xiàn)處理器對配置單元進行配置的ISP操作。本發(fā)明能夠有效地解決在復(fù)雜應(yīng)用條件下，尤其是保密性要求高的環(huán)境下，工作人員不適合到現(xiàn)場燒寫邏輯，采用傳統(tǒng)的專用仿真器燒寫加載方式不能滿足要求的技術(shù)問題。
【IPC分類】G06F9/445
【公開號】CN105224345
【申請?zhí)枴緾N201410231001
【發(fā)明人】彭勃, 李保國, 陳孟君, 曹洋, 劉永麗, 仇樂兵, 唐建宇, 陶洪亮, 楊磊, 周成, 王桂華, 徐萬良, 蔡宇峰, 初蕊, 黃歡, 徐振, 林麗
【申請人】株洲變流技術(shù)國家工程研究中心有限公司
【公開日】2016年1月6日
【申請日】2014年5月28日