存儲器105也可與處理器復合體106集成在一起或單獨耦合到處理器復合體106。處理器復合體106可包含一或多個處理器(例如，雙或四處理器系統(tǒng))。高速緩沖存儲器102說明為表示I級數(shù)據(jù)高速緩沖存儲器的N通路集合關(guān)聯(lián)高速緩沖存儲器，且在此狀況下，下一層級高速緩沖存儲器103將為2級(L2)高速緩沖存儲器。應注意，取決于每一層級的存儲器層次處所使用的存儲器類型，本文中所描述的耗損均衡技術(shù)也適用于L2高速緩沖存儲器和3級(L3)高速緩沖存儲器。系統(tǒng)存儲器105大體上經(jīng)歷不同于高速緩沖存儲器中所經(jīng)歷的耗損均衡形式的耗損均衡形式。高速緩沖存儲器102包括具有高速緩沖存儲器寫入計數(shù)器110、寫入閾值電路111、地址標簽選擇器電路114、行清空電路115和替代策略電路116的高速緩沖存儲器控制電路108以用于在高速緩沖存儲器102中實施耗損均衡。高速緩沖存儲器102還包括通路
I IlS1、通路2 1182......通路N 118n。每一通路經(jīng)配置有包括通路I IlS1*的標簽122和行123的例如集合i 120的集合且每一通路1182……118N經(jīng)類似配置。
[0016]用于耗損均衡高速緩沖存儲器的技術(shù)解決致使大量寫入高速緩沖存儲行比高速緩沖存儲器中的其它行較快失效的高速緩沖存儲行上的不平衡寫入業(yè)務量。也應注意，到大容量存儲器(例如，具有受限的寫入承受能力的系統(tǒng)存儲器105)中的存儲塊的寫入業(yè)務量也可不平衡，并致使大量寫入存儲塊比大容量存儲器中的其它存儲塊更早失效。為解決具有受限的寫入承受能力的高速緩沖存儲器中的此耗損均衡問題，提供用以計數(shù)到高速緩沖存儲器的寫入操作且當已達到寫入閾值時產(chǎn)生指示的裝置。舉例來說，高速緩沖存儲器寫入計數(shù)器110經(jīng)配置以在高速緩沖存儲器控制電路108的控制下針對每一高速緩沖存儲器寫入操作遞增計數(shù)。在達到或超出寫入計數(shù)閾值(也被稱作行清空閾值(FT))之后，(例如)由用以從高速緩沖存儲器清空行的裝置(例如，由行清空電路115所提供)收回當前寫入操作下的高速緩沖存儲行。通常，當指示行為最近最少使用(LRU)行且因此可用以重寫時，從高速緩沖存儲器清空行。在達到FT的狀況下，提供用以停止更新此當前寫入操作的高速緩沖存儲行替換操作的裝置。接著復位高速緩沖存儲器寫入計數(shù)器110以初始化計數(shù)器以準備用于下一高速緩沖存儲器寫入監(jiān)視周期。將所收回高速緩沖存儲行寫入到下一層級高速緩沖存儲器且每當再次存取所述高速緩沖存儲行時，基于指示不同于所收回行的高速緩沖存儲行的替代策略將其重新加載于高速緩沖存儲器中的行中。
[0017]具體來說，當從較低層級高速緩沖存儲器收回高速緩沖存儲行時，所述高速緩沖存儲行標記為無效，從而指示可用新內(nèi)容填充所述無效行。可通過在與高速緩沖存儲行相關(guān)聯(lián)的標簽中將有效位設定為無效狀態(tài)而將高速緩沖存儲行標記為無效。以標準操作收回的高速緩沖存儲行大體上由替代策略(例如，最近最少使用(LRU)策略)識別為可用以重寫。在無效之后，頻繁使用的高速緩沖存儲行有可能在后續(xù)未中同一高速緩沖存儲行后重寫所述頻繁使用高速緩沖存儲行。為避免所收回高速緩沖存儲行的此重寫問題，當高速緩沖存儲器寫入計數(shù)器已達到或超出計數(shù)閾值時，阻止對當前行替代策略指標的更新且并不更新指標。由于并未更新替代策略指標，因此當前LRU指標(例如)指向不同于所收回行的行。因此，所收回高速緩沖存儲行保持為空直到所述行實際上變得最近最少使用為止。
[0018]舉例來說，在圖1中，在高速緩沖存儲器102經(jīng)配置以用于寫入操作的情況下，處理器復合體106將地址130發(fā)布到高速緩沖存儲器102。響應于寫入操作，產(chǎn)生地址標簽131并在標簽比較電路124中將其相比于每一通路中的標簽(例如，通路I IlS1*的標簽122)。如果標簽比較匹配，那么標簽比較電路124致使高速緩沖存儲行選擇電路125選擇到通路(例如，與通路I IlS1中的行123相關(guān)聯(lián))的路徑并將數(shù)據(jù)132寫入到所選擇行123。也可將已使用位寫入到標簽122從而指示已修改行123中的數(shù)據(jù)。對于每一寫入操作，遞增高速緩沖存儲器寫入計數(shù)器110?？纱_定寫入操作且可由當數(shù)據(jù)待寫入到高速緩沖存儲器中的特定通路和行時所產(chǎn)生的高速緩沖存儲器控制電路108內(nèi)部的寫入信號遞增高速緩沖存儲器寫入計數(shù)器。替代性地，高速緩沖存儲器控制電路108可使用內(nèi)部命令解碼操作以設定指示所命令操作將帶來寫入操作或讀取操作的位或內(nèi)部信號狀態(tài)。
[0019]將來自高速緩沖存儲器寫入計數(shù)器110的計數(shù)值相比于預設閾值(例如，寫入閾值電路111中的FT)。在達到或超出閾值之后，通知行清空電路115且清空用于當前寫入操作的高速緩沖存儲行而非將數(shù)據(jù)寫入到所選擇行。將所收回行(例如，通路I IlS1中的行123)寫入到下一層級高速緩沖存儲器103 (例如，如果高速緩沖存儲器102為I級數(shù)據(jù)高速緩沖存儲器，那么為L2高速緩沖存儲器)。在替代性實施例中，如果高速緩沖存儲器102為L2高速緩沖存儲器且處理器復合體106包含I級數(shù)據(jù)高速緩沖存儲器，那么將所收回行寫入到L3高速緩沖存儲器。還通知替代策略電路116且并不更新例如最近最少使用(LRU)的替代策略。在將所收回高速緩沖存儲行123重寫到高速緩沖存儲器102的稍后時間處，高速緩沖存儲器控制電路108確保所收回高速緩沖存儲行123寫入到集合i 120中的不同位置(例如，通路2 IlS2到通路N 118N的其它通路中的一者中的行)。
[0020]程序越頻繁地寫入到高速緩沖存儲行，當高速緩沖存儲器寫入計數(shù)器通過達到或超出預設閾值而飽和時將越可能選擇所述高速緩沖存儲行。歷時操作周期，此耗損均衡技術(shù)為概率性的、收回熱點高速緩沖存儲行且將這些行重定位到不同高速緩沖存儲器位置從而橫跨高速緩沖存儲器陣列提供很大程度的耗損均衡。因此，通過使用高速緩沖存儲器寫入存取的全局計數(shù)器，能在并不要求昂貴監(jiān)視每一高速緩沖存儲行的情況下以低成本達成很大程度的耗損均衡。而且，通過允許可設置寫入計數(shù)閾值，可取決于操作程序作出閾值的動態(tài)調(diào)整。較小寫入計數(shù)閾值帶來較高頻率的行無效，因此可動態(tài)地調(diào)諧閾值以提供可適于特定程序或程序集合的較平衡集合內(nèi)寫入分布。舉例來說，當執(zhí)行相比于先前操作程序在高速緩沖存儲器中具有增加數(shù)目個熱點的新程序時，減少用于所述高速緩沖存儲器的寫入計數(shù)器閾值以改善將寫入操作減少到熱點的幾率且借此改善所述高速緩沖存儲器的耗損承受能力。
[0021]在替代性實施例中，可將指示此高速緩沖存儲行為概率性無效行且應延遲所收回行的再用的額外位添加到每一高速緩沖存儲行的標簽，而非將所收回高速緩沖存儲行標記為無效且歸因于所收回行而阻止替代策略更新。如果所選擇LRU行具有此位集合，那么替代策略(例如，LRU)將選擇不同行以用于收回。舉例來說，可在到所述高速緩沖存儲器集合的預定數(shù)目個成功高速緩沖存儲行寫入操作之后復位概率性無效行位或可在計時器控制下于預定時間周期