一種早期版圖的寄生電阻電容估算方法
【技術(shù)領(lǐng)域】
[0001]混合信號(hào)設(shè)計(jì)早期版圖的寄生電阻電容估算方法是EDA工具在混合信號(hào)芯片設(shè)計(jì)過程中的物理版圖設(shè)計(jì)階段通過基于約束和虛擬布線對線網(wǎng)的寄生電阻電容進(jìn)行估算的方法。本發(fā)明屬于EDA設(shè)計(jì)領(lǐng)域。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝進(jìn)入超深亞微米階段，集成電路設(shè)計(jì)日趨復(fù)雜，設(shè)計(jì)人員必須借助EDA (電子設(shè)計(jì)自動(dòng)化)工具才可完成芯片設(shè)計(jì)。集成電路芯片中廣泛存在寬度僅為納米量級且多層分布的金屬互連線，其電磁寄生效應(yīng)已成為影響電路性能、乃至決定電路能否正常工作的關(guān)鍵因素。集成電路設(shè)計(jì)流程中，寄生電阻電容的準(zhǔn)確計(jì)算已成為芯片物理設(shè)計(jì)中必不可少的一個(gè)環(huán)節(jié)。
[0003]隨著電路規(guī)模的增大，芯片物理設(shè)計(jì)變得耗時(shí)和復(fù)雜。特別在混合信號(hào)芯片設(shè)計(jì)中，版圖設(shè)計(jì)的質(zhì)量將直接影響芯片的最終性能。版圖設(shè)計(jì)往往需要耗費(fèi)大量的設(shè)計(jì)時(shí)間，它包含了從芯片規(guī)劃，版圖布局，版圖布線以及版圖驗(yàn)證等多項(xiàng)步驟。版圖驗(yàn)證需要對芯片的寄生電阻電容進(jìn)行準(zhǔn)確計(jì)算，而寄生電阻電容需要有實(shí)際的布線結(jié)果后才能較準(zhǔn)確的計(jì)算。因此版圖驗(yàn)證之前往往需要花費(fèi)大量時(shí)間完成版圖設(shè)計(jì)，如果寄生效應(yīng)太大導(dǎo)致芯片不工作，則需要設(shè)計(jì)人員重新進(jìn)行版圖設(shè)計(jì)。如此一個(gè)迭代過程將導(dǎo)致整體的設(shè)計(jì)時(shí)間很長。因此如果能在版圖設(shè)計(jì)早期階段就能得到較準(zhǔn)確的寄生電阻電容結(jié)果就可以大大縮短芯片的整體設(shè)計(jì)時(shí)間。
[0004]本文提出了一種用于混合信號(hào)設(shè)計(jì)早期版圖寄生電阻電容的估算方法，它提供了一種基于設(shè)計(jì)約束和虛擬布線的寄生電阻電容估算方法，采用了基于部分布線的虛擬布線技術(shù)，大大提高了估算的準(zhǔn)確性，保證了芯片早期版圖設(shè)計(jì)的正確性，大大提高了設(shè)計(jì)效率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提出一種早期版圖寄生電阻電容的估算方法，這種方法根據(jù)早期版圖已有的部分布線結(jié)果和單元器件的布局結(jié)果進(jìn)行特定虛擬布線，然后根據(jù)線網(wǎng)的設(shè)計(jì)約束和虛擬布線結(jié)果進(jìn)行電阻和電容估算。本文將詳細(xì)闡述特定虛擬布線的方法，根據(jù)線網(wǎng)設(shè)計(jì)約束和布線結(jié)果進(jìn)行電阻計(jì)算的方法，以及根據(jù)線網(wǎng)設(shè)計(jì)約束和布線結(jié)果進(jìn)行電容計(jì)算的方法。
[0006]芯片早期版圖中，每個(gè)線網(wǎng)都包含一些需要互相連接的端口(稱為PIN)。虛擬布線需要把這些PIN通過幾何連線連接起來。本文的虛擬布線中對于完全沒有布線的線網(wǎng)采用生成標(biāo)準(zhǔn)Steiner樹的方法。如圖1所示。此方法是現(xiàn)有方法，這里不予詳細(xì)介紹。而對于已有部分布線的線網(wǎng)，為了提高虛擬布線精度需要保留已有布線結(jié)果，需要采用特定的虛擬布線方法。本文采用如下方法形成虛擬布線:
第一步:根據(jù)物理連接關(guān)系把已有的布線進(jìn)行分組，每組內(nèi)部的線都是連在一起的。
[0007]第二步:每組內(nèi)部根據(jù)線的拐點(diǎn)產(chǎn)生內(nèi)部連接點(diǎn)。
[0008]第三步:根據(jù)每組線段所構(gòu)成的邊界矩形，找到位于最左上角的一組。
[0009]第四步:記錄該組為訪問過標(biāo)志。從該組出發(fā)，計(jì)算其它所有未訪問過的組中的所有連接點(diǎn)到當(dāng)前組中所有線段的距離，找到最小距離的連接點(diǎn)P。點(diǎn)到線段的距離定義如下:點(diǎn)到線段的距離為點(diǎn)到線段上所有點(diǎn)的曼哈頓距離的最小值，如圖2所示:點(diǎn)P到線段AB的最短距離為D，最短點(diǎn)為P’。從P到P’形成一段虛擬布線連接當(dāng)前組和P點(diǎn)所在的組。
[0010]第五步:從P點(diǎn)所在的組出發(fā)，重復(fù)第四步。直至所有組都被訪問到。
[0011]對于圖2中所示的例子，整個(gè)過程如下:
1.圖中已有的布線分成三組，分別為A組，B組，C組。
[0012]2.產(chǎn)生連接點(diǎn)。圖中A組有三個(gè)連接點(diǎn)Al，A2，A3 ;B組有兩個(gè)連接點(diǎn)BI和B2，C組有四個(gè)連接點(diǎn)Cl，C2, C3, C4。
[0013]3.找到組 A。
[0014]4.A組出發(fā)，找到其他組距離A組最近的點(diǎn)為Cl。形成虛擬布線VR1。
[0015]5.C組出發(fā)，找到距離C組最近的點(diǎn)為B0，形成虛擬布線VR2。
[0016]當(dāng)完成虛擬布線后，每條線網(wǎng)都有一組幾何連線。接下來介紹根據(jù)虛擬布線生成的幾何連線，如何估算線網(wǎng)電阻和電容。
[0017]假設(shè)有N個(gè)布線層，N-1層通孔，每個(gè)布線層根據(jù)設(shè)計(jì)規(guī)則，有優(yōu)先布線方向，最小線寬K.，最小間距巧，方塊電阻為從I到N)。每個(gè)通孔層的電阻為ATi, (i從I到N-1 )。
[0018]首先介紹如何估算線網(wǎng)電阻。每條線網(wǎng)的電阻估算結(jié)果可以分為兩部分:連線電阻和通孔電阻。
[0019]連線電阻估算方法如下:根據(jù)線網(wǎng)的設(shè)計(jì)約束，確定線網(wǎng)的可用布線層和布線寬度。根據(jù)虛擬布線的方向確定當(dāng)前連線的可用布線層L1，L2，…，Lk。根據(jù)連線長度，寬度和布線層的方塊電阻計(jì)算得到當(dāng)前連線在不同布線層的電阻，取平均得到當(dāng)前連線的電阻估算值。
[0020]R= ( Ien * Σ {RSHLJ/WLj) ) / k
通孔電阻估算方法如下:根據(jù)線網(wǎng)的設(shè)計(jì)約束，確定線網(wǎng)的可用通孔層V1，V2，…，Vk，對這些可用通孔層的通孔電阻取平均值得到單個(gè)通孔電阻值Rv = GRVvj )/ k。根據(jù)連線的幾何拓?fù)浯_定拐點(diǎn)的數(shù)目M。通孔電阻估算值即為Rv * M0
[0021]把連線電阻和通孔電阻連接在一起，即可得到線網(wǎng)的電阻網(wǎng)絡(luò)。
[0022]下面介紹如何估算線網(wǎng)電容。線網(wǎng)電容只需要估算連線電容即可。
[0023]連線電容估算方法如下:
1.根據(jù)線網(wǎng)的設(shè)計(jì)約束，確定線網(wǎng)的可用布線層和布線寬度。根據(jù)虛擬布線的方向確定當(dāng)前連線的可用布線層LI, L2,…，!^。
[0024]2.然后確定每個(gè)布線層連線的間距。布線層i的線寬為Wi,最小間距為SPitl如果線網(wǎng)設(shè)計(jì)約束包含shielding，則間距即取布線層的最小間距Minsp ;否則，根據(jù)給定的布線密度Di計(jì)算間距為:
SPDi = (Wi + SPi) /D1- W1- 由此連線在布線層i的間距為
SPACEi 二 SPi
SPDi
3.根據(jù)連線長度，寬度和間距，即可以通過查表法估算在布線層i上的連線電容值:
Ci 二 f (len, Wp SPACEi)
4.計(jì)算可用布線層的連線電容的平均值，即為當(dāng)前線網(wǎng)連線電容的估算值。
[0025]C =(^Clj) / k
至此就完成了一條線網(wǎng)的寄生電阻電容估算。對于設(shè)計(jì)中所有的線網(wǎng)重復(fù)此方法，即可得到設(shè)計(jì)的整體寄生電阻電容。
[0026]【附圖說明】:
圖1Steiner樹虛擬布線圖2基于部分布線的虛擬布線具體實(shí)施步驟:
結(jié)合一個(gè)具體的實(shí)例說明混合信號(hào)設(shè)計(jì)早期版圖的寄生電阻電容估算方法，操作流程步驟如下:
1)準(zhǔn)備早期版圖數(shù)據(jù)，單元庫，器件庫，有連接關(guān)系的電路網(wǎng)表數(shù)據(jù)，線網(wǎng)的約束定義
2)打開EDA版圖工具，打開當(dāng)前設(shè)計(jì)單元；
3)選擇一條線網(wǎng)；
4)判斷線網(wǎng)是否存在部分布線；
5)如果存在部分布線，進(jìn)行部分布線的虛擬布線方法；否則進(jìn)行steiner樹虛擬布線；
6)根據(jù)虛擬布線結(jié)果，估算電阻，形成電阻網(wǎng)絡(luò)
7)根據(jù)虛擬布線結(jié)果，估算電容，形成電容電阻網(wǎng)絡(luò)，完成當(dāng)前線網(wǎng)估算；
重復(fù)3-7，直至所有線網(wǎng)都完成。
【主權(quán)項(xiàng)】
1.一種早期版圖的寄生電阻電容估算方法，涉及到EDA設(shè)計(jì)工具的主要特征為:(1)根據(jù)早期版圖的線網(wǎng)信息和約束進(jìn)行虛擬布線；(2)根據(jù)虛擬布線結(jié)果，結(jié)合線網(wǎng)約束進(jìn)行寄生電阻計(jì)算；(3)根據(jù)虛擬布線結(jié)果，結(jié)合線網(wǎng)約束進(jìn)行寄生電容計(jì)算。
2.要求保護(hù)具有特征(I)、(2)的組合。
3.要求保護(hù)具有特征(I)、(3)的組合。
4.要求保護(hù)具有特征(I)、(2)、(3)的組合。
【專利摘要】由于超深亞微米工藝技術(shù)的發(fā)展，集成電路規(guī)模日益增大，芯片設(shè)計(jì)中的版圖設(shè)計(jì)變得復(fù)雜耗時(shí)。影響芯片性能的關(guān)鍵因素“寄生效應(yīng)”通常在版圖設(shè)計(jì)完成后才能準(zhǔn)確計(jì)算，版圖驗(yàn)證工作才可進(jìn)行。由此導(dǎo)致芯片整體設(shè)計(jì)時(shí)間過長。因此在版圖早期階段獲得較準(zhǔn)確的寄生效應(yīng)可以大大縮短芯片設(shè)計(jì)周期。本文提出了一種用于早期版圖的寄生電阻電容的估算方法，它基于設(shè)計(jì)約束和虛擬布線進(jìn)行寄生電阻電容估算，采用了基于部分布線的虛擬布線技術(shù)，結(jié)合設(shè)計(jì)約束，提高了估算的準(zhǔn)確性，有效實(shí)現(xiàn)了芯片早期版圖驗(yàn)證，提高了設(shè)計(jì)效率。
【IPC分類】G06F17-50
【公開號(hào)】CN104731987
【申請?zhí)枴緾N201310693912
【發(fā)明人】陸濤濤, 魏洪川, 唐晨
【申請人】北京華大九天軟件有限公司
【公開日】2015年6月24日
【申請日】2013年12月18日