體示出了第η-1行柵線Gn-1、第η行柵線Gn、第η列灰階電壓線Tn以及第η+1列灰階電壓線Τη+1，并示出了由這兩行柵線與這兩列灰階電壓線圍成的第η行第η列的像素單元。并且，每個像素單元中設有如圖3中虛線框所表示的像素電路，用于在柵線上信號的驅動下將灰階電壓線上的灰階電壓寫入至像素電極(未在圖3中示出)，當然圖3所示的像素電路僅是一種示意，具體的電路結構可以參照現(xiàn)有技術進行設置。
[0064]在本發(fā)明實施例的觸控單元中，陣列基板襯底上的柵線也同時作為上述限定觸控單元的掃描線，也就是說任一行中的上述掃描線與陣列基板襯底上的柵線采用同一條導體線形成，柵線上的柵極信號也同時作為上述掃描線上控制第二晶體管Τ2打開或關閉的信號。而且，上述數(shù)據(jù)線與上述灰階電壓線的起止點、走向、設置位置均是相似的，因此可以將數(shù)據(jù)線與灰階電壓線在鄰近的位置處并列設置，如圖3的數(shù)據(jù)線Dn與灰階電壓線Τη+1。由此，觸控單元可以與像素單元近似重合，例如圖3中第η-1行第η列的觸控單元與第η行第η列的像素單元近似重合。
[0065]在圖3中第η-1行第η列的觸控單元中，電容Cl的第一端連接偏置電壓VB，第一晶體管的柵極也連接偏置電壓VB，源極與漏極中的一個連接電容Cl的第二端，另一個連接偏置電壓VB ;第二晶體管的柵極與柵線Gn-1相連，源極與漏極中的一個與電容Cl的第二端相連，另一個與數(shù)據(jù)線Dn相連。
[0066]與上一實施例中不同的是，本發(fā)明實施例的觸控單元中還包括偏置電壓線VB，上述第一偏置電壓Vl、上述第二偏置電壓V2以及上述第三偏置電壓V3相等，并均由該偏置電壓線VB提供。由此，可以使第一晶體管Tl根據(jù)有源區(qū)接收到的光強大小控制向電容Cl第二端充電的電流大小。從而，在電容Cl未充滿時，其兩端電壓的大小就代表了第一晶體管Tl的有源區(qū)被遮光的情況，從而電容Cl兩端的電壓信號即為上述觸控信號。基于這一結構，上述第一偏置電壓Vl、上述第二偏置電壓V2以及上述第三偏置電壓V3均可以由同一條偏置電壓線VB提供，有利于電路結構的簡化及成本的降低。
[0067]另外，上述觸控面板還包括與任意一列或兩列以上上述數(shù)據(jù)線相連的觸控信號處理電路，上述觸控信號處理電路用于采集上述任意一列或兩列以上數(shù)據(jù)線上的信號并生成觸控響應信號。舉例來說，該觸控信號處理電路可以包括如圖3所示的運算放大器OPl、i容C2以及開關K1，其中運算放大器的反相端連接電容C2的第一端、開關的第一端以及上述數(shù)據(jù)線Dn，正相端連接參考電壓Vref，即可以對數(shù)據(jù)線Dn上的觸控信號進行運算放大，并在輸出端輸出觸控響應信號。具體來說，圖3所示的觸控信號處理電路可以對Dn上的觸控信號進行積分運算，得到每一幀周期內電容Cl所存儲的總電壓，從而可以根據(jù)得到電壓值進行手指是否對這一觸控單元進行遮光的判斷。結合所有觸控單元的判斷結果，就可以得到代表手指觸摸該觸控面板的情況的觸控響應信號?？梢岳斫獾氖牵鲜鲇|控信號處理電路可以參照現(xiàn)有技術進行設置，本發(fā)明實施例不再贅述。
[0068]圖4是本發(fā)明一個實施例中一種觸控面板的制造方法的步驟流程示意圖，其中的觸控面板為上述任意一種觸控面板。參見圖4，該方法包括:
[0069]步驟401:在基板上形成包括第一晶體管的柵極和第二晶體管的柵極的圖形；
[0070]步驟402:形成包括柵絕緣層的圖形；
[0071]步驟403:在所述柵絕緣層上與所述第一晶體管的柵極對應的至少部分區(qū)域內形成第一晶體管的有源區(qū)；
[0072]步驟404:在所述柵絕緣層上與所述第二晶體管的柵極對應的至少部分區(qū)域內形成第二晶體管的有源區(qū)。
[0073]其中，上述任意一個步驟中形成特定圖形都可以通過構圖工藝來實現(xiàn)。可見，本發(fā)明實施例所提供的方法可以用于制作上述任意一種觸控面板中基板上的第一晶體管和第二晶體管，并可以解決非晶硅半導體工藝會影響氧化物半導體器件性能的問題。
[0074]具體來說，在形成上述第一晶體管的非晶硅半導體有源區(qū)時，所采用的非晶硅工藝會使用SiH4氣體，并會在工藝過程中產生大量的H，這些H很容易與氧化物半導體中的O發(fā)生反應，從而會對氧化物半導體器件的性能造成很大影響。
[0075]因此，本發(fā)明實施例采用先形成第一晶體管的有源區(qū)，再形成第二晶體管的有源區(qū)的方式，可以避免非晶硅半導體工藝對氧化物半導體器件性能的影響。
[0076]另外，上述方法還可以包括圖4中未示出的下述步驟:
[0077]步驟405:在所述第二晶體管的有源區(qū)上形成包括刻蝕阻擋層的圖形，所述刻蝕阻擋層中設有源漏極連接過孔；
[0078]步驟406:形成包括第一晶體管的源極與漏極、第二晶體管的源極與漏極的圖形；
[0079]步驟407:形成包括鈍化層的圖形。
[0080]同樣地，上述任意一個步驟中形成特定圖形都可以通過構圖工藝來實現(xiàn)?；诖?，本發(fā)明實施例可以用于制作上述任意一種觸控面板，并同樣可以解決設置讀出晶體管會產生噪聲信號并大幅度減小開口率的問題，有利于提升觸控面板的觸控性能并提高其開口率。進一步地，本發(fā)明實施例所提供的方法只需增加一次構圖工藝即可整合制造出高感光性能、高讀取速度、低漏電流噪聲的光學觸控面板，并可以在維持性能不變的情況下增加像素的開口率。
[0081]圖5是本發(fā)明又一個實施例中一種觸控面板的制造方法的步驟流程示意圖，其中的觸控面板為上述任意一種觸控面板。參見圖5，該方法包括:
[0082]步驟501:在基板上形成包括第一晶體管的柵極和第二晶體管的柵極的圖形；
[0083]步驟502:形成包括柵絕緣層的圖形；
[0084]步驟503:在所述柵絕緣層上與所述第二晶體管的柵極對應的至少部分區(qū)域內形成第二晶體管的有源區(qū)；
[0085]步驟504:形成覆蓋所述第二晶體管的有源區(qū)的保護層；
[0086]步驟505:在所述柵絕緣層上與所述第一晶體管的柵極對應的至少部分區(qū)域內形成第一晶體管的有源區(qū)。
[0087]其中，上述任意一個步驟中形成特定圖形同樣可以通過構圖工藝來實現(xiàn)。本發(fā)明實施例所提供的方法可以用于制作上述任意一種觸控面板中基板上的第一晶體管和第二晶體管，并可以解決非晶硅半導體工藝會影響氧化物半導體器件性能的問題。
[0088]具體地，上述步驟504中形成的覆蓋第二晶體管有源區(qū)的保護層(例如采用氧化硅或者氮化硅)可以在非晶硅工藝中保護氧化物半導體不與工藝中產生的H發(fā)生反應，從而可以避免非晶硅半導體工藝對氧化物半導體器件性能的影響。
[0089]另外，上述步驟505:在柵絕緣層上與上述第一晶體管的柵極對應的至少部分區(qū)域內形成第一晶體管的有源區(qū)之前，上述方法還可以包括圖5中未示出的下述步驟:
[0090]步驟504a:采用刻蝕工藝去除所述保護層。
[0091]例如，可以采用干法刻蝕去除步驟504中形成的氧化硅保護層，從而可以繼續(xù)進行后續(xù)工藝，避免保護層的設置對器件特性或著陣列基板的結構造成影響。
[0092]舉例來說，上述方法還可以包括圖5中未示出的下述步驟:
[0093]步驟506:在所述第二晶體管的有源區(qū)上形成包括刻蝕阻擋層的圖形，所述刻蝕阻擋層中設有源漏極連接