可編程高速差分接口的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電路高速接口領(lǐng)域，具體涉及一種可編程高速差分接口。
【背景技術(shù)】
[0002]在高速接口領(lǐng)域，采用差分信號(hào)滿足更快的數(shù)據(jù)輸出要求是一種常見手段。傳輸數(shù)據(jù)的同時(shí)發(fā)送同步時(shí)鐘是一種解決接收端信號(hào)同步的方法，最常見的是在每個(gè)時(shí)鐘周期發(fā)送一次數(shù)據(jù)(SDR)。隨著對(duì)傳輸速率要求的增高，同時(shí)在時(shí)鐘的兩個(gè)邊沿發(fā)送數(shù)據(jù)(DDR)也成為發(fā)展趨勢(shì)。
[0003]而現(xiàn)有的高速差分接口都是單模式傳輸信號(hào)，即要么只能支持LVDS傳輸DDR(DoubIe Data Rate，雙倍數(shù)據(jù)速率)電路，要么只能支持LVDS傳輸SDR (Single DataRate，單倍數(shù)據(jù)速率)電路。無(wú)法滿足多方式高速差分接口傳輸?shù)男枨笄覠o(wú)法擴(kuò)展。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題是:為了解決【背景技術(shù)】提出的問(wèn)題，本發(fā)明提供一種能夠同時(shí)支持LVDS傳輸DDR和SDR電路的可編程高速差分接口。
[0005]本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:一種可編程高速差分接口包括輸入通道、輸出通道和控制模塊，輸入通道用于接收外部差分?jǐn)?shù)據(jù)和差分時(shí)鐘信號(hào)，轉(zhuǎn)換后給內(nèi)部輸入并行數(shù)據(jù)和同步時(shí)鐘信號(hào)，輸出通道用于接收內(nèi)部的并行數(shù)據(jù)和同步時(shí)鐘信號(hào)，轉(zhuǎn)換后輸出差分?jǐn)?shù)據(jù)和差分時(shí)鐘給外部，控制模塊控制輸入通道輸入數(shù)據(jù)和控制輸出通道輸出數(shù)據(jù)；所述輸入通道包括差分LVDS接收模塊、輸入時(shí)鐘調(diào)整模塊和數(shù)據(jù)輸入裝箱模塊，差分LVDS接收模塊將外部輸入的LVDS信號(hào)轉(zhuǎn)換為單端LVCMOS信號(hào)后輸出給數(shù)據(jù)輸入裝箱模塊，并反饋外部數(shù)據(jù)輸入狀態(tài)給控制模塊，同時(shí)將外部輸入的差分時(shí)鐘信號(hào)輸出給輸入時(shí)鐘調(diào)整模塊；輸入時(shí)鐘調(diào)整模塊將差分時(shí)鐘信號(hào)轉(zhuǎn)換為多組互補(bǔ)時(shí)鐘信號(hào)輸出給數(shù)據(jù)輸入裝箱模塊，同時(shí)將差分時(shí)鐘信號(hào)進(jìn)行不同的延遲處理后輸入給內(nèi)部；數(shù)據(jù)輸入裝箱模塊根據(jù)多組互補(bǔ)時(shí)鐘信號(hào)將單端LVCMOS信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)輸入給內(nèi)部；所述輸出通道包括差分LVDS發(fā)送模塊、輸出時(shí)鐘調(diào)整模塊和數(shù)據(jù)輸出裝箱模塊，輸出時(shí)鐘調(diào)整模塊將內(nèi)部的同步時(shí)鐘信號(hào)轉(zhuǎn)換為多組互補(bǔ)時(shí)鐘信號(hào)輸出給數(shù)據(jù)輸入裝箱模塊，同時(shí)將同步時(shí)鐘信號(hào)進(jìn)行不同的延遲處理后輸出給差分LVDS發(fā)送模塊，數(shù)據(jù)輸出裝箱模塊根據(jù)互補(bǔ)時(shí)鐘信號(hào)將內(nèi)部輸出的并行數(shù)據(jù)轉(zhuǎn)換為單端LVCMOS信號(hào)輸出給差分LVDS發(fā)送模塊，差分LVDS發(fā)送模塊將單端LVCMOS信號(hào)轉(zhuǎn)換為L(zhǎng)VDS信號(hào)輸出同時(shí)輸出差分時(shí)鐘信號(hào)。
[0006]進(jìn)一步優(yōu)選的，所述差分LVDS接收模塊包括多個(gè)差分LVDS接收單元，所述差分LVDS接收單元包括LVDS接收器、可配置內(nèi)置電阻單元、失效檢測(cè)單元和非門，LVDS接收器接收差分信號(hào)并轉(zhuǎn)換為單端LVCMOS數(shù)字信號(hào)，可配置內(nèi)置電阻單元根據(jù)控制模塊的控制信號(hào)跨接在LVDS接收器的差分信號(hào)輸入端，失效檢測(cè)單元接入在外部信號(hào)輸入端，LVDS接收器的輸出端與失效檢測(cè)單元輸出端并行接入非門后輸出單端LVCMOS信號(hào)。
[0007]進(jìn)一步優(yōu)選的，所述失效檢測(cè)單元用于檢測(cè)輸入短路、輸入斷路和輸入信號(hào)低于閾值三種狀態(tài)。
[0008]進(jìn)一步優(yōu)選的，所述數(shù)據(jù)輸入裝箱模塊包括多個(gè)數(shù)據(jù)輸入通道和可配置FIFO單元，每個(gè)數(shù)據(jù)輸入通道對(duì)應(yīng)一個(gè)差分LVDS接收單元，所述數(shù)據(jù)輸入通道包括同步寄存器組、鎖存器陣列組、鎖存控制器，同步寄存器組為數(shù)據(jù)輸入通道輸入端，鎖存器陣列組為數(shù)據(jù)輸入通道輸出端，同步寄存器組包括寄存器一和寄存器二，所述鎖存器陣列組包括鎖存器陣列一和鎖存器陣列二，寄存器一輸出數(shù)據(jù)給鎖存器陣列一，寄存器二輸出數(shù)據(jù)給鎖存器陣列二，鎖存控制器控制鎖存器陣列組根據(jù)互補(bǔ)時(shí)鐘信號(hào)進(jìn)行數(shù)據(jù)鎖存，鎖存器陣列組將鎖存的數(shù)據(jù)信號(hào)輸出給可配置FIFO單元，寄存器一和鎖存器陣列一的接受的時(shí)鐘信號(hào)相同，寄存器二和鎖存器陣列二的接受的時(shí)鐘信號(hào)相同，鎖存器陣列一和鎖存器陣列二接受的時(shí)鐘信號(hào)互補(bǔ)。
[0009]進(jìn)一步優(yōu)選的，所述可配置FIFO單元包括數(shù)據(jù)匯聚接口、FIF0訪問(wèn)控制器和硬件FIFO，數(shù)據(jù)匯聚接口將接收到的數(shù)據(jù)匯聚，在FIFO訪問(wèn)控制器控制下，完成對(duì)硬件FIFO寫入操作。
[0010]進(jìn)一步優(yōu)選的，所述輸入時(shí)鐘調(diào)整模塊包括輸入DLL陣列單元、輸入時(shí)鐘選擇單元、時(shí)鐘整形單元、時(shí)鐘分配單元和輸入時(shí)鐘控制器單元，輸入DLL陣列單元將輸入的時(shí)鐘信號(hào)延遲為多個(gè)不同相位的時(shí)鐘信號(hào)輸出給輸入時(shí)鐘選擇單元，輸入時(shí)鐘選擇單元選擇一組互補(bǔ)時(shí)鐘信號(hào)輸出給時(shí)鐘整形單元進(jìn)行整形，整形后的互補(bǔ)時(shí)鐘信號(hào)經(jīng)時(shí)鐘分配單元處理分配輸出，輸入時(shí)鐘控制器單元控制輸入時(shí)鐘選擇單元、時(shí)鐘整形單元、時(shí)鐘分配單元處理時(shí)鐘信號(hào)。
[0011]進(jìn)一步優(yōu)選的，所述數(shù)據(jù)輸出裝箱模塊包括多個(gè)數(shù)據(jù)輸出通道，數(shù)據(jù)輸出通道包括輸出數(shù)據(jù)鎖存器組、輸出控制單元和控制發(fā)生器，由互補(bǔ)時(shí)鐘驅(qū)動(dòng)的輸出數(shù)據(jù)鎖存器組鎖存預(yù)備輸出的數(shù)據(jù)，控制發(fā)生器根據(jù)互補(bǔ)時(shí)鐘產(chǎn)生互補(bǔ)的控制信號(hào)，輸出控制單元將輸出數(shù)據(jù)鎖存器組鎖存的數(shù)據(jù)在控制信號(hào)作用下依次輸出。
[0012]進(jìn)一步優(yōu)選的，所述輸出時(shí)鐘調(diào)整模塊包括輸出DLL陣列單元、輸出時(shí)鐘選擇單元、輸出時(shí)鐘控制單元，輸出時(shí)鐘控制單元控制輸出DLL陣列單元對(duì)輸入的同步時(shí)鐘信號(hào)延遲為多個(gè)不同相位的時(shí)鐘信號(hào)輸出給輸出時(shí)鐘選擇單元，輸出時(shí)鐘控制單元控制輸出時(shí)鐘選擇單元選擇互補(bǔ)的時(shí)鐘信號(hào)輸出。
[0013]進(jìn)一步優(yōu)選的，所述控制模塊包括外部訪問(wèn)接口單元、內(nèi)部訪問(wèn)接口單元、接口控制單元和寄存器堆單元，所述外部訪問(wèn)接口單元包括三線SPI接口和兩線I2C接口，外部訪問(wèn)接口單元接收到的外部數(shù)據(jù)通過(guò)接口控制單元解析后，對(duì)寄存器堆單元進(jìn)行操作，內(nèi)部訪問(wèn)接口單元接收到內(nèi)部數(shù)據(jù)對(duì)寄存器堆單元進(jìn)行操作。
[0014]進(jìn)一步優(yōu)選的，所述寄存器堆單元包括接口配置寄存器堆、接口狀態(tài)寄存器堆、時(shí)鐘配置寄存器堆和時(shí)鐘狀態(tài)寄存器堆，接口配置寄存器堆控制數(shù)據(jù)輸入裝箱模塊、數(shù)據(jù)輸出裝箱模塊、差分LVDS接收模塊和差分LVDS發(fā)送模塊的工作，時(shí)鐘配置寄存器堆控制輸入時(shí)鐘調(diào)整單元和輸出時(shí)鐘調(diào)整單元的工作，接口狀態(tài)寄存器堆指示數(shù)據(jù)輸入裝箱模塊、數(shù)據(jù)輸出裝箱模塊、差分LVDS接收模塊和差分LVDS發(fā)送模塊的工作狀態(tài)，時(shí)鐘狀態(tài)寄存器堆指示輸入時(shí)鐘調(diào)整單元和輸出時(shí)鐘調(diào)整單元的工作狀態(tài)。
[0015]本發(fā)明的有益效果是，本發(fā)明可編程高速差分接口通過(guò)差分LVDS接收模塊接收包含差分時(shí)鐘的串行差分LVDS的數(shù)據(jù)，數(shù)據(jù)輸入裝箱模塊支持DDR操作及SDR操作能夠?qū)⒋袛?shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，輸入時(shí)鐘調(diào)整模塊能夠?qū)⒉罘謺r(shí)鐘轉(zhuǎn)換為同步時(shí)鐘提供調(diào)用；同時(shí)數(shù)據(jù)輸出裝箱模塊可以將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，通過(guò)差分LVDS發(fā)送模塊發(fā)送出去。本發(fā)明適合應(yīng)用在具備可編程能力的集成電路中，能夠提高電路的靈活性和可擴(kuò)展性，降低了制造成本。
【附圖說(shuō)明】
[0016]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。
[0017]圖1是本發(fā)明可編程高速差分接口架構(gòu)圖。
[0018]圖2是差分LVDS接收單元的結(jié)構(gòu)示意圖。
[0019]圖3是數(shù)據(jù)輸入裝箱模塊的結(jié)構(gòu)示意圖。
[0020]圖4是數(shù)據(jù)輸入通道結(jié)構(gòu)示意圖。
[0021]圖5是可配置FIFO單元結(jié)構(gòu)圖。
[0022]圖6是輸入時(shí)鐘調(diào)整模塊結(jié)構(gòu)示意圖。
[0023]圖7是數(shù)據(jù)輸出通道結(jié)構(gòu)示意圖。
[0024]圖8是輸出時(shí)鐘調(diào)整模塊結(jié)構(gòu)示意圖。
[0025]圖9是控制模塊結(jié)構(gòu)示意圖。
[0026]圖10是控制接口數(shù)據(jù)/指令幀結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027]現(xiàn)在結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。這些附圖均為簡(jiǎn)化的示意圖，僅以示意方式說(shuō)明本發(fā)明的基本結(jié)構(gòu)，因此其僅顯示與本發(fā)明有關(guān)的構(gòu)成。
[0028]如圖1所示，一種可編程高速差分接口包括輸入通道1、輸出通道2和控制模塊3。輸入通道I用于接收外部差分?jǐn)?shù)據(jù)和差分時(shí)鐘信號(hào)，轉(zhuǎn)換后給內(nèi)部輸入并行數(shù)據(jù)和同步時(shí)鐘信號(hào)，輸出通道2用于接收內(nèi)部的并行數(shù)據(jù)和同步時(shí)鐘信號(hào)，轉(zhuǎn)換后輸出差分?jǐn)?shù)據(jù)和差分時(shí)鐘給外部，控制模塊3控制輸入通道I輸入數(shù)據(jù)和控制輸出通道2輸出數(shù)據(jù)。
[0029]所述輸入通道I包括差分LVDS接收模塊11、輸入時(shí)鐘調(diào)整模塊13和數(shù)據(jù)輸入裝箱模塊12。
[0030]所述差分LVDS接收模塊11將外部輸入的LVDS信號(hào)轉(zhuǎn)換為單端LVCMOS信號(hào)后輸出給數(shù)據(jù)輸入裝箱模塊12，并反饋外部數(shù)據(jù)輸入狀態(tài)給控制模塊3，同時(shí)將外部輸入的差分時(shí)鐘信號(hào)輸出給輸入時(shí)鐘調(diào)整模塊13。如圖2所不，所述差分LVDS接收模塊11包括多個(gè)差分LVDS接收單元，所述差分LVDS接收單元包括LVDS接收器、可配置內(nèi)置電阻單元、失效檢測(cè)單元和非門。LVDS接收器將符合TIA/EIA-644規(guī)范及TIA/EIA-899的信號(hào)轉(zhuǎn)換為單端LVCMOS數(shù)字信號(hào)?？膳渲脙?nèi)置電阻單元根據(jù)控制模塊的控制信號(hào)跨接在LVDS接收器的差分信號(hào)輸入端。失效檢測(cè)單元接入在外部信號(hào)輸入端，LVDS接收器的輸出端與失效檢測(cè)單元輸出端并行接入非門后輸出單端LVCMOS信號(hào)。失效檢測(cè)單元對(duì)比接收到的差分信號(hào)的共模電平與參考電平的差異，當(dāng)該差異值超過(guò)閾值范圍，輸出Fail數(shù)字信號(hào)有效，同時(shí)LVDS接收器的接收信號(hào)通過(guò)非門后，會(huì)將LVCMOS的輸出信號(hào)固定為邏輯高，避免后續(xù)數(shù)字邏輯混亂。所述失效檢測(cè)單元支持檢測(cè)輸入短路、輸入斷路和輸入信號(hào)低于閾