雙收雙發(fā)可編程arinc429通訊接口芯片的制作方法
【專利摘要】本發(fā)明提出的一種雙收雙發(fā)可編程ARINC429通訊接口芯片，旨在提供一種數(shù)據(jù)傳輸快，工作穩(wěn)定可靠，具有較大通用性雙收雙發(fā)的HT429通訊芯片。本發(fā)明通過(guò)下述技術(shù)方案予以實(shí)現(xiàn)：控制器CPU通過(guò)雙向三態(tài)數(shù)據(jù)總線和三位地址線與HT429接口芯片進(jìn)行數(shù)據(jù)通信，控制器CPU通過(guò)上述地址線和數(shù)據(jù)線對(duì)HT429芯片內(nèi)部通信接口單元的發(fā)送控制器、接收控制寄存器、緩沖器占用狀態(tài)寄存器、工作狀態(tài)寄存器和4個(gè)數(shù)據(jù)寄存器進(jìn)行讀寫操作；HT429芯片對(duì)接收完畢的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)和卷標(biāo)檢查，將符合要求的數(shù)據(jù)輸入ARINC429接收數(shù)據(jù)存儲(chǔ)器；CPU通過(guò)HT429芯片的通信接口單元分別對(duì)兩個(gè)ARINC429發(fā)送數(shù)據(jù)存儲(chǔ)器FIFO進(jìn)行寫操作完成向兩個(gè)發(fā)送通道的數(shù)據(jù)發(fā)送,讀取FIFO數(shù)據(jù)完成兩個(gè)通道的數(shù)據(jù)接收，構(gòu)成雙收雙發(fā)HT429通訊芯片。
【專利說(shuō)明】雙收雙發(fā)可編程ARINC429通訊接口芯片

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種主要適用于航空發(fā)動(dòng)機(jī)電子控制器中大量使用的一種ARINC429 接口芯片，特別是具有多種通訊速率的可編程通訊芯片，能實(shí)現(xiàn)ARINC429雙收雙發(fā) ARINC429通訊專用芯片。

【背景技術(shù)】
[0002] 隨著數(shù)字技術(shù)的發(fā)展和微型電子計(jì)算機(jī)的出現(xiàn)，越來(lái)越多的航空電子設(shè)備已經(jīng)采 用航空數(shù)據(jù)總線進(jìn)行通訊。其中ARINC429作為一種數(shù)字信息傳輸系統(tǒng)已成為航空電子系 統(tǒng)通訊規(guī)定的航空工業(yè)標(biāo)準(zhǔn)。ARINC429是定義航空電子設(shè)備和系統(tǒng)且彼此之間相互通信 的一種規(guī)范，是由ARINC (美國(guó)無(wú)線電技術(shù)公司）于1977年09月發(fā)表并獲得使用的技術(shù)標(biāo) 準(zhǔn)。ARINC429使用一種單向數(shù)據(jù)傳輸標(biāo)準(zhǔn)。ARINC429技術(shù)標(biāo)準(zhǔn)將航空總線描述為"開環(huán)" 傳送模式。這種類型總線被描述成支持多接收器的單工總線。在一條總線上只能有一個(gè)發(fā) 送器，發(fā)送器一直處于發(fā)送信號(hào)狀態(tài)：或者發(fā)送32位字，或者是空信號(hào)。而一條總線至少有 一個(gè)接收器，最多可以有20個(gè)。ARINC429總線上是一對(duì)單向、差分耦合、雙絞屏蔽線。每條 線上的信號(hào)電壓范圍為+5V到-5V之間。一條線稱為A(或+)，而另一條線稱為B (或-)。 線路上的碼型為雙極性歸零碼?，F(xiàn)有產(chǎn)品中對(duì)ARINC429電路形式各具特點(diǎn)，接口上有基于 PCI、ISA、PC/104 和 VXI，板載處理器有的為 MCS-51、Intel80196、Intel80386、FPGA 等，功 能繁多，使用復(fù)雜，也勢(shì)必造成了數(shù)據(jù)通訊板卡價(jià)格昂貴。采用FPGA現(xiàn)場(chǎng)可編程門陣列的 設(shè)計(jì)雖然能夠簡(jiǎn)化硬件設(shè)計(jì)，但開發(fā)難度大、周期長(zhǎng)。ARINC429是一種單向式廣播式數(shù)字總 線，傳輸?shù)慕橘|(zhì)由雙絞線組成，本質(zhì)屬于串行通訊范疇。系統(tǒng)規(guī)定在一對(duì)傳輸線上，不允許 雙向傳輸數(shù)據(jù)信息，調(diào)制方式采用雙極歸零制（BPRZ)三態(tài)碼方式，數(shù)據(jù)發(fā)送時(shí)經(jīng)過(guò)二級(jí)差 分驅(qū)動(dòng)，前級(jí)V+、V-是TTL電平，ARINC429正常傳輸電壓在10±1V范圍內(nèi)，并有正負(fù)電壓 之分，信號(hào)電平范圍可以表征3個(gè)狀態(tài)，邏輯"1"電平電壓7. 25 :11V(A B之間），邏輯"0" 電平電壓-7. 25 :-llV(AB之間），空狀態(tài)電平電壓-0. 5 :0. 5V(AB之間），在連續(xù)傳送數(shù)據(jù) 時(shí)，每32位字之間至少插入一個(gè)空狀態(tài)進(jìn)行隔離，總線數(shù)據(jù)傳輸順序?yàn)?，2, 3,4, 5,6, 7,8， 9,10,11，12,13…32。ARINC429總線接口卡主要功能是在ARINC429總線與PCI總線之間 起到橋梁作用，實(shí)現(xiàn)429總線數(shù)據(jù)信息的接收和發(fā)送。目前市售基于FPGA的ARINC429接 口芯片發(fā)送器和ARINC429總線接口芯片專用芯片大多是雙收單發(fā)專用芯片，單一的接收 采集頻率，發(fā)送FIFO存儲(chǔ)器只有8個(gè)32位字，沒(méi)有接收FIFO,沒(méi)有接收數(shù)據(jù)卷標(biāo)過(guò)濾檢查 功能。目前為滿足雙收雙發(fā)通訊需求，航空ARINC429通訊普遍采用FPGA、DSP和高速潛入 式處理器等來(lái)實(shí)現(xiàn)，這些實(shí)現(xiàn)方式需要軟硬件技術(shù)較為復(fù)雜，功耗較大，通用性較差。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)存在的不足之處，提供一種數(shù)據(jù)傳輸快，工作穩(wěn)定 可靠，可以減少使用ARINC429通訊芯片和外圍電路，減輕編程要求和難度，具有較大通用 性，尤其是能夠?qū)崿F(xiàn)發(fā)動(dòng)機(jī)電子控制器用ARINC429雙收雙發(fā)的HT429通訊專用芯片。
[0004] 本發(fā)明的上述目的可以通過(guò)以下措施來(lái)達(dá)到。一種雙收雙發(fā)可編程ARINC429通 訊接口芯片，包括有二個(gè)與控制器CPU進(jìn)行通訊的通信接口單元，其特征在于：兩個(gè)并聯(lián)的 ARINC429接收單元將接收到的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，通過(guò)奇偶校驗(yàn)和卷標(biāo)檢查單元對(duì) 每個(gè)接收通道接收完畢的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)和卷標(biāo)檢查，將不符合要求的數(shù)據(jù)拋棄，符合 要求的數(shù)據(jù)輸入ARINC429接收數(shù)據(jù)存儲(chǔ)器FIFO,控制器CPU通過(guò)HT429芯片的通信接口單 元讀取接收數(shù)據(jù)存儲(chǔ)器FIFO的數(shù)據(jù)；HT429芯片的通信接口單元對(duì)應(yīng)有8個(gè)地址的數(shù)據(jù)空 間，該通信接口單元與控制器CPU的三位地址線AD1?AD3、雙向三態(tài)數(shù)據(jù)總線D0?D15相 連傳輸控制信號(hào)、響應(yīng)信號(hào)和復(fù)位RST時(shí)鐘，控制器CPU對(duì)HT429芯片通信接口單元的發(fā)送 控制寄存器、接收控制寄存器、緩沖區(qū)占用狀態(tài)寄存器和工作狀態(tài)寄存器進(jìn)行讀寫操作，完 成對(duì)HT429芯片的初始化設(shè)置和狀態(tài)查詢；控制器CPU通過(guò)HT429芯片的通信接口單元分 別對(duì)兩個(gè)ARINC429發(fā)送數(shù)據(jù)存儲(chǔ)器FIFO進(jìn)行寫操作，完成向兩個(gè)發(fā)送通道的數(shù)據(jù)發(fā)送；控 制器CPU通過(guò)HT429芯片的通信接口單元讀取HT429芯片內(nèi)部的1個(gè)接收數(shù)據(jù)存儲(chǔ)器FIFO 數(shù)據(jù)完成兩個(gè)通道的數(shù)據(jù)接收，這樣就構(gòu)成雙收雙發(fā)的HT429通訊芯片。
[0005] 本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果。
[0006] 本發(fā)明HT429芯片是完全滿足雙收雙發(fā)的ARINC429接口芯片，封裝為JLCC44,適 用溫度范圍為_55°C _125°C，工作電壓范圍為4. 5V-5. 5V。通過(guò)該芯片能同時(shí)和外部?jī)蓚€(gè)裝 置實(shí)現(xiàn)雙工數(shù)據(jù)通訊，使用本發(fā)明芯片可以減少使用ARINC429通訊芯片和外圍電路，降低 控制器CPU的工作負(fù)擔(dān)。
[0007] 本發(fā)明對(duì)每個(gè)接收通道接收完畢的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)和卷標(biāo)檢查，不符合要求的 數(shù)據(jù)將拋棄，符合要求的數(shù)據(jù)進(jìn)入接收數(shù)據(jù)緩沖器FIFO,這樣就大大減輕了控制器CPU通 信接口單元負(fù)擔(dān)，減輕了編程的要求和難度。
[0008] 本發(fā)明采用具有較大容量的發(fā)送和接收數(shù)據(jù)緩沖存儲(chǔ)器FIFO,發(fā)動(dòng)機(jī)電子控制器 CPU可以短時(shí)間一次性發(fā)送或接收多個(gè)字的數(shù)據(jù)，剩下的任務(wù)就由HT429芯片自動(dòng)完成發(fā) 送或接收任務(wù)。由此HT429芯片具有通訊發(fā)送數(shù)據(jù)時(shí)占用控制器CPU時(shí)間短，接收數(shù)據(jù)時(shí) 有較大的富裕時(shí)間等待控制器CPU處理，不會(huì)因?yàn)镃PU任務(wù)繁重而丟失數(shù)據(jù)。
[0009] 本發(fā)明HT429芯片能任意設(shè)置發(fā)送或接收通訊速率通訊，該芯片每個(gè)通道通訊速 率可任意設(shè)置為1M、100K、12. 5K三種之一，兩個(gè)發(fā)送單元的兩個(gè)發(fā)送通道通訊速率可以不 一致，這樣本發(fā)明芯片可以靈活實(shí)現(xiàn)與兩個(gè)不同通訊速率的裝置進(jìn)行雙工通訊。
[0010] 本發(fā)明HT429芯片是具有可編程控制的ARINC429通訊芯片，該芯片的三位地址線 構(gòu)成8個(gè)16位數(shù)據(jù)的地址空間。電子控制器CPU對(duì)芯片地址空間進(jìn)行讀寫操作可以完成 兩個(gè)通道發(fā)送和接收數(shù)據(jù)，此外還可以讀寫接收卷標(biāo)數(shù)據(jù)、發(fā)送控制寄存器、接收控制寄存 器、緩沖區(qū)占用狀態(tài)寄存器、工作狀態(tài)寄存器等，對(duì)這些寄存器的操作可以靈活配置芯片的 功能，使得該芯片具有較大的通用性。
[0011] 該芯片初始化設(shè)置簡(jiǎn)單易于編程，工作時(shí)占用CPU資源較少。經(jīng)過(guò)大量的實(shí)際工 作觀察，該芯片工作穩(wěn)定可靠，完全適用于航空通訊領(lǐng)域。
[0012] 本發(fā)明HT429接口芯片功能完善、性能優(yōu)異，、使用靈活方便、控制簡(jiǎn)單可靠，能方 便與各種CPU進(jìn)行通信。通過(guò)對(duì)內(nèi)部控制寄存器的設(shè)置可很容易完成芯片設(shè)置，對(duì)CPU通信 接口單元的編程要求簡(jiǎn)單，沒(méi)有復(fù)雜的計(jì)算和設(shè)置。使用該芯片的外圍電路也是比較簡(jiǎn)單， 外圍器件少，引腳封裝合適，布置PCB板較容易。HT429工作電壓在5V左右，芯片功耗較低， 不出現(xiàn)發(fā)熱現(xiàn)象，芯片抗干擾能力強(qiáng)，目前工作中未見(jiàn)任何故障，為航空領(lǐng)域通訊技術(shù)提供 了可靠性較高的選擇。

【專利附圖】

【附圖說(shuō)明】
[0013] 下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。
[0014] 圖1是本發(fā)明雙收雙發(fā)可編程通訊接口芯片HT429電路原理示意圖。
[0015] 圖2是圖1中HT429芯片通信接口單元的示意圖。
[0016] 圖3是圖1中HT429芯片接收和發(fā)送通信數(shù)據(jù)的波形示意圖。
[0017] 圖4是HT429芯片及其引腳示意圖。

【具體實(shí)施方式】
[0018] 在圖1中雙收雙發(fā)可編程通訊接口芯片HT429是具有可編程控制的ARINC429 通訊芯片。HT429芯片內(nèi)部有兩個(gè)接收單元、兩個(gè)發(fā)送單元、一個(gè)奇偶校驗(yàn)和卷標(biāo)檢查單 元、一個(gè)通信接口單元、一個(gè)64X 16bit卷標(biāo)數(shù)據(jù)單元、一個(gè)32X32接收數(shù)據(jù)FIFO、兩個(gè) 16X32bit發(fā)送數(shù)據(jù)FIFO。控制器CPU通過(guò)雙向三態(tài)數(shù)據(jù)總線D0?D15和三位地址線 AD1?AD3與HT429芯片的通信接口單元進(jìn)行數(shù)據(jù)通信，HT429芯片有8個(gè)地址的數(shù)據(jù)空間， 控制器CPU通過(guò)三位地址線、16位雙向數(shù)據(jù)總線和控制總線對(duì)HT429芯片的發(fā)送控制寄存 器、接收控制寄存器、緩沖區(qū)占用狀態(tài)寄存器和工作狀態(tài)寄存器進(jìn)行讀寫操作完成初始化 設(shè)置和狀態(tài)讀??；HT429芯片的兩個(gè)接收單元將接收的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，然后由 HT429芯片的奇偶校驗(yàn)和卷標(biāo)檢查單元對(duì)每個(gè)接收通道接收完畢的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)和卷 標(biāo)檢查，將不符合要求的數(shù)據(jù)拋棄，符合要求的數(shù)據(jù)輸入到HT429芯片的接收數(shù)據(jù)存儲(chǔ)器 FIFO,控制器CPU通過(guò)HT429芯片的通信接口單元對(duì)接收數(shù)據(jù)存儲(chǔ)器FIFO進(jìn)行讀操作完成 接收數(shù)據(jù)；控制器CPU通過(guò)HT429芯片的通信接口單元對(duì)兩個(gè)并聯(lián)的ARINC429發(fā)送數(shù)據(jù)存 儲(chǔ)器FIFO進(jìn)行寫操作，HT429芯片的兩個(gè)發(fā)送單元分別從兩個(gè)發(fā)送數(shù)據(jù)緩沖器FIFO讀取 數(shù)據(jù)并串行發(fā)送到外部驅(qū)動(dòng)芯片，完成數(shù)據(jù)發(fā)送，從而構(gòu)成雙收雙發(fā)的HT429通訊芯片。
[0019] HT429芯片有兩個(gè)獨(dú)立的接收單元，外部三電平數(shù)據(jù)通過(guò)其它類似HI-8588等芯 片轉(zhuǎn)換為C0MS數(shù)字電平信號(hào)。HT429芯片接收單元不斷對(duì)輸入信號(hào)引腳進(jìn)行電平檢測(cè)，當(dāng) 發(fā)現(xiàn)有數(shù)據(jù)時(shí)判斷數(shù)據(jù)脈沖持續(xù)時(shí)間和間隔是否合乎要求，合乎要求的數(shù)據(jù)就進(jìn)行移位處 理，當(dāng)接收完32位數(shù)據(jù)時(shí)判斷是否接收完畢，與下一個(gè)32位字的間隔是否合乎要求，只有 數(shù)據(jù)位持續(xù)時(shí)間、數(shù)據(jù)位間隔、接收位數(shù)、字間隔都符合的數(shù)據(jù)才進(jìn)入HT429卷標(biāo)和奇偶校 驗(yàn)。
[0020] HT429芯片通過(guò)其通信接口單元與控制器CPU進(jìn)行通信，兩個(gè)接收單元將接收的 串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，經(jīng)過(guò)奇偶校驗(yàn)和卷標(biāo)檢查后送接收數(shù)據(jù)緩沖器FIFO ;兩個(gè)發(fā)送 單元分別從兩個(gè)發(fā)送數(shù)據(jù)緩沖器FIFO讀取數(shù)據(jù)并串行發(fā)送到外部驅(qū)動(dòng)芯片?？刂破鰿PU通 過(guò)對(duì)HT429芯片的數(shù)據(jù)寄存器1和數(shù)據(jù)寄存器2的讀操作來(lái)讀取接收數(shù)據(jù)緩沖器FIFO的 數(shù)據(jù)，從而完成接收數(shù)據(jù)的讀??；控制器CPU通過(guò)對(duì)HT429芯片的數(shù)據(jù)寄存器1至數(shù)據(jù)寄存 器4的寫操作寫入數(shù)據(jù)到兩個(gè)發(fā)送緩沖器FIFO,從而完成發(fā)送數(shù)據(jù)的寫入。
[0021] 圖2所示的HT429接口芯片通信接口單元中寄存器地址為0的是發(fā)送控制寄存 器，地址為1的是接收控制寄存器，地址為2的是數(shù)據(jù)緩沖區(qū)FIFO占用情況寄存器，地址為 3是狀態(tài)告警信息寄存器，地址為4是數(shù)據(jù)寄存器1，地址為5的是數(shù)據(jù)寄存器2,地址為6 的是數(shù)據(jù)寄存器3,地址為7的是數(shù)據(jù)寄存器4。AD1?AD3為三根來(lái)自控制器CPU的三位 地址線，DO?D15為接口芯片與控制器CPU通信進(jìn)行數(shù)據(jù)通信時(shí)的雙向三態(tài)數(shù)據(jù)總線。CS 為來(lái)自控制器CPU的片選控制信號(hào)。
[0022] 控制器CPU通過(guò)HT429通信接口單元對(duì)發(fā)送控制寄存器、接收控制寄存器、緩沖區(qū) 占用狀態(tài)寄存器和工作狀態(tài)寄存器進(jìn)行讀寫操作。HT429芯片奇偶校驗(yàn)和卷標(biāo)檢測(cè)單元對(duì) 兩個(gè)接收通道接收完畢的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)和卷標(biāo)檢查，將不符合要求的數(shù)據(jù)拋棄，符合 要求的數(shù)據(jù)輸入接收數(shù)據(jù)存儲(chǔ)器FIFO?？刂破鰿PU通過(guò)HT429芯片的通信接口單元的數(shù)據(jù) 寄存器1和數(shù)據(jù)寄存器2讀取接收數(shù)據(jù)存儲(chǔ)器FIFO的數(shù)據(jù)?？刂破鰿PU還通過(guò)HT429芯 片的通信接口單元的數(shù)據(jù)寄存器1?數(shù)據(jù)寄存器4分別寫入數(shù)據(jù)到兩個(gè)發(fā)送數(shù)據(jù)數(shù)據(jù)存儲(chǔ) 器FIFO,兩個(gè)發(fā)送單元從發(fā)送數(shù)據(jù)FIFO讀取數(shù)據(jù)并按照?qǐng)D3所示波形格式逐位發(fā)送每個(gè)字 的32位數(shù)據(jù)，從而構(gòu)成雙收雙發(fā)的HT429通訊芯片。
[0023] 控制器CPU通過(guò)HT429芯片通信接口單元寫入數(shù)據(jù)到芯片的時(shí)序?yàn)椋菏紫瓤刂破?(PU將數(shù)據(jù)發(fā)到16位數(shù)據(jù)總線上，一個(gè)時(shí)鐘后控制器CPU將輸出使能信號(hào)0E變高，然后接 著兩個(gè)時(shí)鐘后同時(shí)將地址AD1?AD3數(shù)據(jù)發(fā)到地址線上，控制器CPU將讀寫信號(hào)RW設(shè)置 為低電平，片選信號(hào)CS設(shè)置為低電平，接著HT429芯片讀取D0?D15數(shù)據(jù)總線上的數(shù)據(jù)， HT429接口芯片完成操作后將應(yīng)答信號(hào)DSACK置為低電平，1?2個(gè)時(shí)鐘后控制器CPU將片 選信號(hào)CS置為高電平，同時(shí)HT429芯片將應(yīng)答信號(hào)DSACK置為高電平，再過(guò)1?2個(gè)時(shí)鐘后 控制器CPU將讀寫信號(hào)RW置高電平，取消AD1?AD3地址，使能信號(hào)0E信號(hào)變低電平，取 消16位數(shù)據(jù)總線上的數(shù)據(jù)，這樣就完成了控制器CPU通過(guò)通信接口單元寫入數(shù)據(jù)到HT429 芯片的過(guò)程。
[0024] 從HT429芯片讀取數(shù)據(jù)到控制器CPU的時(shí)序，控制器CPU將讀取HT429芯片數(shù)據(jù) 的地址信號(hào)放到三位地址線AD1?AD3,片選信號(hào)CS和使能信號(hào)0E同時(shí)置低電平，讀寫信 號(hào)RW置高電平，然后HT429芯片內(nèi)部開始處理控制器CPU的通信要求，把正確的數(shù)據(jù)放到 D0?D15數(shù)據(jù)總線上，并將芯片DSACK置為低電平，當(dāng)控制器CPU檢測(cè)到HT429芯片輸出 的應(yīng)答信號(hào)DSACK的下降沿時(shí)才開始讀取數(shù)據(jù)總線上的數(shù)據(jù)，一般在應(yīng)答信號(hào)DSACK下降 沿后1?2個(gè)時(shí)鐘控制器CPU讀取數(shù)據(jù)完畢，然后控制器CPU將CS和使能信號(hào)0E置高電 平，同時(shí)HT429芯片將應(yīng)答信號(hào)DSACK置高電平，再過(guò)一個(gè)時(shí)鐘后控制器CPU將讀寫信號(hào) RW置低電平，取消地址總線上的操作地址，這樣就完成了控制器CPU通過(guò)通信接口單元從 HT429芯片讀取數(shù)據(jù)的過(guò)程。
[0025] 在HT429芯片的初始化時(shí)，控制器CPU首先將HT429芯片的緩沖區(qū)占用情況寄存 器為0x0000,執(zhí)行該指令后將復(fù)位HT429芯片內(nèi)部接收和發(fā)送緩沖區(qū)，HT429芯片內(nèi)部讀寫 卷標(biāo)數(shù)據(jù)的指針復(fù)位為〇,然后控制器CPU設(shè)置HT429芯片發(fā)送控制寄存器為0x0010,并接 著依次寫卷標(biāo)檢查數(shù)據(jù)到HT429芯片通信接口單元的數(shù)據(jù)寄存器1，最后寫入數(shù)據(jù)OxffOO 代表寫入卷標(biāo)檢查數(shù)據(jù)結(jié)束。將卷標(biāo)數(shù)據(jù)寫入接口芯片后，控制器CPU緊接著設(shè)置HT429 芯片緩沖區(qū)占用情況寄存器為0x0000,然后控制器CPU設(shè)置發(fā)送控制寄存器和接收控制寄 存器的配置數(shù)據(jù)，這樣就完成了 HT429芯片的初始化設(shè)置。
[0026] 當(dāng)控制器CPU完成對(duì)HT429芯片發(fā)送控制寄存器和接收控制寄存器的設(shè)置后就可 以開始發(fā)送通訊數(shù)據(jù)給外部控制器?？刂破鰿PU發(fā)送每組數(shù)據(jù)前先讀取HT429芯片緩沖區(qū) 占用情況寄存器的數(shù)據(jù)，判斷發(fā)送和接收緩沖區(qū)數(shù)據(jù)多少；然后控制器CPU讀取工作狀態(tài) 寄存器的數(shù)據(jù)，判斷其是否有告警信息，當(dāng)其讀取工作狀態(tài)數(shù)據(jù)為0x0000時(shí)，代表沒(méi)有任 何告警信息，接著控制器CPU寫數(shù)據(jù)0x0000到狀態(tài)告警寄存器，復(fù)位所有的狀態(tài)告警信息。
[0027] 控制器CPU給HT429芯片發(fā)送通道1寫通訊數(shù)據(jù)時(shí)，首先寫低16位數(shù)據(jù)到HT429 芯片數(shù)據(jù)寄存器1，然后寫高16位數(shù)據(jù)到數(shù)據(jù)寄存器2,這樣完成寫一個(gè)完成32位字到 HT429芯片發(fā)送通道1，重復(fù)以上操作控制器CPU就可以發(fā)送多個(gè)32位字?jǐn)?shù)據(jù)到HT429芯 片發(fā)送通道1。同樣控制器CPU給HT429芯片發(fā)送通道2寫通訊數(shù)據(jù)時(shí)，首先寫低16位數(shù) 據(jù)到HT429芯片數(shù)據(jù)寄存器3,然后寫高16位數(shù)據(jù)到數(shù)據(jù)寄存器4,這樣控制器CPU完成寫 一個(gè)完成32位字到HT429芯片發(fā)送通道2,重復(fù)以上操作就可以發(fā)送多個(gè)32位字?jǐn)?shù)據(jù)到 HT429芯片發(fā)送通道2?？刂破鰿PU寫入HT429芯片的數(shù)據(jù)是沒(méi)有作奇偶校驗(yàn)的，數(shù)據(jù)送入 HT429芯片后，在發(fā)送數(shù)據(jù)時(shí)接口芯片自動(dòng)全部作了奇偶校驗(yàn)，然后HT429芯片按照?qǐng)D3波 形所示格式將數(shù)據(jù)發(fā)送到外部類似HI-8585通訊驅(qū)動(dòng)芯片。
[0028] 控制器CPU接收通信數(shù)據(jù)時(shí)，首先讀取并判斷HT429芯片內(nèi)部緩沖區(qū)占用情況寄 存器，該寄存器數(shù)據(jù)高7位顯示接收FIFO內(nèi)有多少數(shù)據(jù)，然后控制器CPU讀取HT429內(nèi)部工 作狀態(tài)寄存器保存的數(shù)據(jù)，并寫入數(shù)據(jù)0x0000到HT429芯片工作狀態(tài)存器，清空工作狀態(tài) 寄存器的告警信息?？刂破鰿PU根據(jù)HT429芯片緩沖區(qū)占用情況寄存器顯示數(shù)據(jù)的多少來(lái) 讀取接收緩沖區(qū)數(shù)據(jù)。HT429芯片接收數(shù)據(jù)時(shí)自動(dòng)做了奇偶校驗(yàn)檢查和卷卷標(biāo)數(shù)據(jù)檢查， 凡是奇偶校驗(yàn)和卷標(biāo)數(shù)據(jù)檢查不合格的數(shù)據(jù)都放棄，并且奇偶校驗(yàn)和卷標(biāo)檢查不合格的相 應(yīng)告警信息在狀態(tài)告警寄存器中能顯示出來(lái)。
[0029] HT429芯片接收通道1和接收通道2的接收數(shù)據(jù)分別送到HT429芯片內(nèi)部奇偶校 驗(yàn)和卷標(biāo)檢查單元，經(jīng)過(guò)檢查合格的數(shù)據(jù)都送到了同一個(gè)接收數(shù)據(jù)FIFO,控制器CPU讀取 HT429芯片接收通信數(shù)據(jù)時(shí)，首先讀取HT429芯片數(shù)據(jù)寄存器1的低16位數(shù)據(jù)，然后讀取數(shù) 據(jù)寄存器2的高16位數(shù)據(jù)，這樣控制器CPU完成讀取一個(gè)完整32位字，重復(fù)以上操作控制 器CPU就可以讀取多個(gè)32位字接收通信數(shù)據(jù)。
[0030] 為確保CPU通信接口單元控制程序有足夠的時(shí)間處理其它任務(wù)，HT429接口芯片 擁有較大的數(shù)據(jù)緩沖區(qū)，接收數(shù)據(jù)緩沖器FIFO的大小為32個(gè)字，每個(gè)通道發(fā)送數(shù)據(jù)緩沖器 FIFO的大小為16個(gè)字，保存卷標(biāo)數(shù)據(jù)的RAM為64個(gè)16bit字。
[0031] 參閱圖4所示，HT429芯片具有4個(gè)輸入引腳，4個(gè)輸出引腳，其輸入輸出波形見(jiàn)圖 3所示，輸入引腳IN1A、IN1B、IN2A、IN2B來(lái)自外圍ARINC429接收集成電路HT-8588等芯片， 輸出引腳0UT1A、0UT1B、0UT2A、0UT2B為輸出到外圍ARINC429驅(qū)動(dòng)集成電路HI-8585等芯 片。HT429芯片具有16位雙向數(shù)據(jù)引腳D0?D15,3位地址引腳AD1?AD3, 一個(gè)片選輸入 引腳CS，一個(gè)讀寫輸入引腳RW，一個(gè)輸出使能輸入引腳0E，一個(gè)10M時(shí)鐘輸入引腳CLK，一 個(gè)操作完成應(yīng)答輸出引腳DSACK，一個(gè)中斷響應(yīng)輸出引腳IRQ。片選輸入引腳CS為低電平時(shí) 表明控制器CPU選中該接口芯片，HT429芯片與控制器CPU才有數(shù)據(jù)交換，HT429芯片空閑 時(shí)片選引腳CS處于高電平狀態(tài)，芯片D0?D15對(duì)外為高阻狀態(tài)。RST為復(fù)位輸入信號(hào)，當(dāng) 其為低電平時(shí)HT429芯片復(fù)位。RW為來(lái)自控制器CPU的讀寫信號(hào)，當(dāng)其為低電平時(shí)是寫入 數(shù)據(jù)，為高電平時(shí)是讀取數(shù)據(jù)。0E為輸出使能信號(hào)，當(dāng)使能信號(hào)0E為高電平時(shí)ARINC429接 口芯片接收控制器CPU的D0?D15數(shù)據(jù)，當(dāng)使能信號(hào)0E為低電平時(shí)HT429芯片輸出數(shù)據(jù)到 數(shù)據(jù)總線D0?D15給控制器CPU。DSACK是HT429芯片完成控制器CPU相應(yīng)的操作后輸出 給CPU的信號(hào)，表示HT429芯片操作完成。DSACK引腳平常為高電平，當(dāng)CS選中接口芯片， 接口芯片內(nèi)部操作完成后將其置成低電平，控制器CPU-旦檢測(cè)到其下降沿就進(jìn)行下步工 作。DSACK脈沖寬度一般為1個(gè)10MHZ時(shí)鐘周期，控制器CPU若是沒(méi)有檢查到該信號(hào)就會(huì)一 直等待下去，不會(huì)進(jìn)行下步操作。10MCLK為HT429芯片的工作時(shí)鐘信號(hào)，其頻率為10MHZ。
[0032] 以上所述的僅是本發(fā)明的優(yōu)選實(shí)施例。應(yīng)當(dāng)指出，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái) 說(shuō)，在不脫離本發(fā)明原理的前提下，還可以作出若干變形和改進(jìn)，這些變更和改變應(yīng)視為屬 于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種雙收雙發(fā)可編程ARINC429通訊接口芯片，包括有二個(gè)與控制器CPU進(jìn)行通訊的 通信接口單元，其特征在于：兩個(gè)并聯(lián)的ARINC429接收單元將接收到的串行數(shù)據(jù)轉(zhuǎn)換為并 行數(shù)據(jù)，通過(guò)奇偶校驗(yàn)和卷標(biāo)檢查單元對(duì)每個(gè)接收通道接收完畢的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)和卷 標(biāo)檢查，將不符合要求的數(shù)據(jù)拋棄,符合要求的數(shù)據(jù)輸入ARINC429接收數(shù)據(jù)存儲(chǔ)器FIFO， 控制器CPU通過(guò)HT429芯片的通信接口單元讀取接收數(shù)據(jù)存儲(chǔ)器FIFO的數(shù)據(jù)；HT429芯片 的通信接口單元對(duì)應(yīng)有8個(gè)地址的數(shù)據(jù)空間，該通信接口單元與控制器CPU的三位地址線 AD1?AD3、雙向三態(tài)數(shù)據(jù)總線DO?D15相連傳輸控制信號(hào)、響應(yīng)信號(hào)和復(fù)位RST時(shí)鐘，控 制器CPU對(duì)HT429芯片通信接口單元的發(fā)送控制寄存器、接收控制寄存器、緩沖區(qū)占用狀態(tài) 寄存器和工作狀態(tài)寄存器進(jìn)行讀寫操作，完成對(duì)HT429芯片的初始化設(shè)置和狀態(tài)查詢；控 制器CPU通過(guò)HT429芯片的通信接口單元分別對(duì)兩個(gè)ARINC429發(fā)送數(shù)據(jù)存儲(chǔ)器FIFO進(jìn)行 寫操作，完成向兩個(gè)發(fā)送通道的數(shù)據(jù)發(fā)送；控制器CPU通過(guò)HT429芯片的通信接口單元讀取 HT429芯片內(nèi)部的1個(gè)接收數(shù)據(jù)存儲(chǔ)器FIFO數(shù)據(jù)完成兩個(gè)通道的數(shù)據(jù)接收，這樣就構(gòu)成雙 收雙發(fā)的HT429通訊芯片。
2. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片，其特征在于：HT429 芯片有兩個(gè)獨(dú)立的接收單元，外部三電平數(shù)據(jù)通過(guò)其它類似HI-8588芯片轉(zhuǎn)換為C0MS數(shù)字 電平信號(hào)；HT429芯片接收單元不斷對(duì)輸入信號(hào)引腳進(jìn)行電平檢測(cè)，當(dāng)發(fā)現(xiàn)有數(shù)據(jù)時(shí)判斷 數(shù)據(jù)脈沖持續(xù)時(shí)間和間隔是否合乎要求，合乎要求的數(shù)據(jù)就進(jìn)行移位處理，當(dāng)接收完32位 數(shù)據(jù)時(shí)判斷是否接收完畢，與下一個(gè)32位字的間隔是否合乎要求，只有數(shù)據(jù)位持續(xù)時(shí)間、 數(shù)據(jù)位間隔、接收位數(shù)、字間隔都符合的數(shù)據(jù)才進(jìn)入HT429卷標(biāo)和奇偶校驗(yàn)檢查單元。
3. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 三位地址線構(gòu)成8個(gè)16位數(shù)據(jù)的地址空間。
4. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 控制器CPU將數(shù)據(jù)發(fā)送到16位數(shù)據(jù)總線上，一個(gè)時(shí)鐘后控制器CPU將使能信號(hào)0E輸出使 能信號(hào)變高，接著兩個(gè)時(shí)鐘后同時(shí)控制器CPU將地址AD1?AD3數(shù)據(jù)發(fā)到地址線上，控制器 CPU將讀寫信號(hào)RW設(shè)置為低電平，片選控制信號(hào)CS設(shè)置為低電平，HT429芯片內(nèi)部進(jìn)行操 作，完成操作后將芯片DSACK置為低電平，1?2個(gè)時(shí)鐘后控制器CPU將片選信號(hào)CS置為高 電平，同時(shí)HT429芯片將其DSACK置為高電平，再經(jīng)過(guò)1?2個(gè)時(shí)鐘后控制器CPU將讀寫信 號(hào)RW置高電平，取消AD1?AD3地址，使能信號(hào)0E信號(hào)變低電平，取消16位數(shù)據(jù)總線上的 數(shù)據(jù)，這樣就完成控制器CPU寫入數(shù)據(jù)到HT429芯片的過(guò)程。
5. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 控制器CPU將讀取地址信號(hào)放到三位地址線AD1?AD3, CS和使能信號(hào)0E同時(shí)置低電平， 讀寫信號(hào)RW置高電平，然后HT429芯片內(nèi)部開始處理控制器CPU的要求，把正確的數(shù)據(jù)放 到數(shù)據(jù)總線上，同時(shí)將DSACK置為低電平，當(dāng)控制器CPU檢測(cè)到HT429芯片的DSACK的下 降沿時(shí)，開始讀取數(shù)據(jù)總線上的數(shù)據(jù)，一個(gè)時(shí)鐘后控制器CPU將CS和使能信號(hào)0E置高電 平，HT429芯片同時(shí)將其DSACK置為高電平，再過(guò)一個(gè)時(shí)鐘后CPU通信接口單元將讀寫信 號(hào)RW置低電平，取消地址總線上的操作地址，這樣就完成控制器CPU讀取HT429芯片數(shù)據(jù) 的過(guò)程。
6. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 在接口芯片的初始化過(guò)程中，初始化HT429芯片時(shí)，控制器CPU首先設(shè)置HT429芯片通信 接口單元緩沖區(qū)占用情況寄存器的數(shù)據(jù)為0x0000,復(fù)位其內(nèi)部接收和發(fā)送緩沖區(qū)，讀寫卷 標(biāo)指針復(fù)位為〇,然后設(shè)置發(fā)送控制寄存器的數(shù)據(jù)為0x0010,接著依次寫卷標(biāo)檢查數(shù)據(jù)到 HT429芯片數(shù)據(jù)寄存器1，最后寫入數(shù)據(jù)OxfTOO代表寫入卷標(biāo)檢查數(shù)據(jù)結(jié)束。
7. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 控制器CPU發(fā)送或接收每組數(shù)據(jù)前先讀取HT429芯片緩沖區(qū)占用情況寄存器的數(shù)據(jù)，判斷 發(fā)送和接收緩沖區(qū)數(shù)據(jù)大小，控制器CPU就依據(jù)該寄存器數(shù)據(jù)確定應(yīng)該發(fā)送或接收多少數(shù) 據(jù)；然后控制器CPU再讀取HT429芯片工作狀態(tài)寄存器的數(shù)據(jù)，判讀其是否有告警信息，當(dāng) 其讀取的數(shù)據(jù)為0x0000時(shí)，代表沒(méi)有任何告警信息，然后將寫數(shù)據(jù)0x0000到狀態(tài)告警寄存 器，復(fù)位所有的狀態(tài)告警信息。
8. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 控制器CPU給HT429芯片發(fā)送通道1寫通訊數(shù)據(jù)時(shí)，首先寫低16位數(shù)據(jù)到HT429接口芯片 數(shù)據(jù)寄存器1，然后寫高16位數(shù)據(jù)到數(shù)據(jù)寄存器2,完成寫一個(gè)完成32位字到HT429接口 芯片通道1，重復(fù)以上操作完成發(fā)送多個(gè)字?jǐn)?shù)據(jù)到HT429芯片發(fā)送通道1。
9. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片HT429,其特征在于： 控制器CPU給HT429芯片發(fā)送通道2寫通訊數(shù)據(jù)時(shí)，首先寫低16位數(shù)據(jù)到HT429接口芯片 數(shù)據(jù)寄存器3,然后寫高16位數(shù)據(jù)到數(shù)據(jù)寄存器4,完成寫一個(gè)完成32位字到HT429接口 芯片通道2,重復(fù)以上操作完成發(fā)送多個(gè)字?jǐn)?shù)據(jù)到HT429芯片發(fā)送通道2。
10. 如權(quán)利要求1所述的雙收雙發(fā)可編程ARINC429通訊接口芯片，其特征在于：CPU 通信接口單元接收數(shù)據(jù)時(shí)，先讀取并判斷HT429芯片緩沖區(qū)占用情況寄存器，該數(shù)據(jù)高7 位顯示接收FIFO內(nèi)有多少數(shù)據(jù)，然后讀取HT429芯片工作狀態(tài)寄存器的數(shù)據(jù)，寫入數(shù)據(jù) 0x0000到狀態(tài)告警寄存器，清空狀態(tài)告警寄存器的告警信息；控制器CPU根據(jù)HT429芯片 緩沖區(qū)占用情況寄存器顯示數(shù)據(jù)的多少來(lái)讀取接收緩沖區(qū)數(shù)據(jù)；HT429芯片接收數(shù)據(jù)時(shí)自 動(dòng)做了奇偶校驗(yàn)檢查和卷標(biāo)數(shù)據(jù)檢查，經(jīng)過(guò)檢查合格的數(shù)據(jù)都送到了 HT429芯片內(nèi)部同一 個(gè)接收數(shù)據(jù)FIFO,凡是奇偶校驗(yàn)和卷標(biāo)數(shù)據(jù)檢查不合格的數(shù)據(jù)都放棄，并且奇偶校驗(yàn)和卷 標(biāo)檢查不合格的相應(yīng)告警信息在狀態(tài)告警寄存器中能顯示出來(lái)；控制器CPU讀取接收數(shù)據(jù) 時(shí)首先讀取HT429芯片數(shù)據(jù)寄存器1的低16位數(shù)據(jù)，然后讀取數(shù)據(jù)寄存器2的高16位數(shù) 據(jù)，這樣控制器CPU完成讀取一個(gè)完整32位字，重復(fù)以上操作控制器CPU就可以讀取多個(gè) 字的接收通信數(shù)據(jù)。
【文檔編號(hào)】G06F13/20GK104050121SQ201410263994
【公開日】2014年9月17日 申請(qǐng)日期:2014年6月13日 優(yōu)先權(quán)日:2014年6月13日
【發(fā)明者】鄭德華, 許會(huì)元, 甘祥 申請(qǐng)人:四川亞美動(dòng)力技術(shù)有限公司