專利名稱：臺(tái)式ic卡讀寫器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種G06K領(lǐng)域的裝置，尤其是一種臺(tái)式IC卡讀寫器。
目前的臺(tái)式IC卡讀寫器可實(shí)現(xiàn)將IC卡的數(shù)據(jù)讀出再送到PC機(jī)中或接收PC機(jī)中的數(shù)據(jù)再寫入IC卡。然而這一類的IC卡其功能仍顯久缺。
本實(shí)用新型的目的是提供一種臺(tái)式IC卡讀寫器，它既支持串行IC卡又支持P型IC卡的讀寫，和PC機(jī)連接既有串口方式又有并口方式，有雙向顯示功能，有鍵盤輸入功能，有時(shí)鐘、日歷功能，以及遠(yuǎn)程通信功能。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種臺(tái)式IC卡讀寫器，具有MCU處理器U2、串行接口、并行接口、存儲(chǔ)邏輯單元、譯碼邏輯單元、時(shí)鐘邏輯單元、P型卡接口、串行卡接口、調(diào)制解調(diào)器接口、鍵盤接口邏輯單元，其特征是所述的MCU處理器u2其腳P00～P07、P20～P27端直接與電路鎖存器U1的腳1D～8D端、腳1Q～8Q端，與存儲(chǔ)器U3的腳A0～A7、DQ0～DQ7、A8～A16端、與存儲(chǔ)器U4的腳A0～A14、I00～I(xiàn)07、CS#端、與鎖存器U6的腳1D～8D端、與收發(fā)器U7的腳B0～B7端與P型卡座P5的腳A0～A13、AD0～AD7端、與時(shí)鐘邏輯單元U9的腳AD0～AD7端，與調(diào)制解調(diào)器模塊P1的腳A0～A2、AD0～AD7端，與存儲(chǔ)電路單元U17的腳D0～D7、A0～A12、/CE/OE端，與顯示器電路單元LCD的腳D/I、DB0～DB7端，與并行接口電路單元U18的腳D0～D7端相連接。也就是說(shuō)，本實(shí)用新型臺(tái)式IC卡讀寫器既可實(shí)現(xiàn)串行IC卡的讀寫又可以支持大容量并行(P型)卡的讀寫。具有鍵盤輸入功能使用戶可以輸入密碼或信息；具有顯示功能以便于用戶查詢卡中的內(nèi)容；具有遠(yuǎn)程通信功能可以把該臺(tái)式IC卡讀寫器作為一個(gè)遠(yuǎn)程終端來(lái)使用。具有二次開(kāi)發(fā)平臺(tái)以實(shí)現(xiàn)各應(yīng)用領(lǐng)域的再開(kāi)發(fā)。
由于采用了上述方案，該臺(tái)式IC卡讀寫器在各個(gè)IC卡應(yīng)用領(lǐng)域具有完善的功能和實(shí)用性。由于應(yīng)用程序的可裝入性支持了應(yīng)用方式的方便更改及新的應(yīng)用領(lǐng)域的開(kāi)發(fā)。各種接口及各種串行、并行卡的可讀寫，多用或多卡共用的綜合解決方案。
以下結(jié)合附圖和實(shí)施例再詳述本實(shí)用新型涉及的臺(tái)式IC卡讀寫器。


圖1是臺(tái)式IC卡讀寫器的結(jié)構(gòu)框圖；圖2是關(guān)于圖1的電路原理圖。
由圖1、2，本實(shí)用新型是一種臺(tái)式IC卡讀寫器，具有MCU處理器U2、串行接口、并行接口、存儲(chǔ)邏輯單元、譯碼邏輯單元、時(shí)鐘邏輯單元、P型卡接口、串行卡接口、調(diào)制解調(diào)器接口、鍵盤接口邏輯單元，其特征是所述的MCU處理器u2其腳P00～P07、P20～P27端直接與電路鎖存器U1的腳1D～8D端、腳1Q～8Q端，與存儲(chǔ)器U3的腳A0～A7、DQ0～DQ7、A8～A16端、與存儲(chǔ)器U4的腳A0～A14、I00～I(xiàn)07、CS#端、與鎖存器U6的腳1D～8D端、與收發(fā)器U7的腳B0～B7端與P型卡座P5的腳A0～A13、AD0～AD7端、與時(shí)鐘邏輯單元U9的腳AD0～AD7端，與調(diào)制解調(diào)器模塊P1的腳A0～A2、AD0～AD7端，與存儲(chǔ)電路單元U17的腳D0～D7、A0～A12、/CE/OE端，與顯示器電路單元LCD的腳D/I、DB0～DB7端，與并行接口電路單元U18的腳D0～D7端相連接。上述的鍵盤接口邏輯單元包括鍵盤KEY、儲(chǔ)存器U6、收發(fā)器U7，其中，所述的鍵盤KEY的P3插座端子腳1～4端與所述的鎖存器U6的腳1Q～4Q端相連接。串行接口包括串行接口電路U3、插接件J2，其中，所述的串行接口電路U8的腳R2OUT端與所述的MUC處理器U2的腳RXD端相連接。并行接口包并行接口電路U18、插接件P2，其中，所述的插接件P2的腳4端與所述的串行接口電路U8的腳T2OUT端相連接。存儲(chǔ)邏輯單元包括存儲(chǔ)器U3、U4，收發(fā)器U7。譯碼邏輯單元包括譯碼器U5，非門電路U12，或門電路U13，其中，所述的或門電路U13包括三組或門U13A、U13B、U13C，且或門U13B、U13C的腳/RD端、腳/WR分別與所述的并行接口電路U18的端RD端、腳WR端及MCU處理器U2的腳RD端，腳WR端相連接，或門U13A的腳/WE端與所述的存儲(chǔ)器的腳WE#端相連接，所述的譯碼器U5其腳Y1、Y2端與所述的顯示器電路單元LCD的腳CSA、CSB端相連接。上述的P型卡接口包括鎖存器U6、U1和P型卡座P5，其中，所述的P型卡座P5的腳2端與所述的或門電路U13C的腳/WR端相連接。串行卡接口包括收發(fā)器U7、IC卡接口電路U24和串行卡座P7，其中串行卡座P7的腳VCC端經(jīng)兩只并聯(lián)的且容值一致的電容后接地。調(diào)制解調(diào)器接口包括鎖存器U6、U1、收發(fā)器U7和插接件J2，其中，插接件J2的腳1、3端分別與所述的調(diào)制解調(diào)器模塊P1的TEL2、TEL1端相連接。實(shí)際上，臺(tái)式IC卡是在MCU處理器控制整個(gè)工作流程加電復(fù)位后MCU把要顯示的菜單數(shù)據(jù)(存放在數(shù)據(jù)存貯器中)送往顯示接口1及接口2。在顯示器LCD1及LCD2上顯示出提示菜單，提示用戶插入IC卡。
用戶插入IC卡后，MCU通過(guò)串行IC卡讀寫器或并行IC卡讀寫器接口邏輯可以讀判到IC卡正確插入卡座中，進(jìn)而對(duì)IC卡進(jìn)行操作。將IC卡內(nèi)容讀出經(jīng)過(guò)串行口或并行口發(fā)往PC機(jī)，PC機(jī)將IC卡的內(nèi)容(數(shù)據(jù))進(jìn)行處理計(jì)算出新的數(shù)據(jù)，再把數(shù)據(jù)經(jīng)并行或串行接口送往臺(tái)式IC卡讀寫器，臺(tái)式IC卡讀寫器接收PC機(jī)發(fā)來(lái)的數(shù)據(jù)，MCU控制將數(shù)據(jù)處理并寫入IC卡，從而完成IC卡的讀寫。MCU亦可通過(guò)Modem模塊把IC卡的數(shù)據(jù)發(fā)送到遠(yuǎn)程計(jì)算機(jī)，并將遠(yuǎn)程計(jì)算機(jī)返回的數(shù)據(jù)寫入IC卡。
時(shí)鐘邏輯部分自己生成時(shí)間，MCU對(duì)其時(shí)間進(jìn)行設(shè)置修改，可把時(shí)間讀出送LCD顯示器顯示出來(lái)。其另一功能是把IC卡讀寫操作的時(shí)間日期一并存入卡中或PC機(jī)中，從而使IC卡讀寫具有日期和時(shí)間的信息，便于查調(diào)和備案。
鍵盤及鍵盤接口部分用于人工對(duì)IC卡讀寫器的時(shí)間進(jìn)行調(diào)節(jié)以及臺(tái)式IC卡讀寫器作為獨(dú)立終端使用時(shí)，由人工通過(guò)鍵盤操作對(duì)IC卡進(jìn)行讀寫操作。MCU查詢鍵盤是否有操作，當(dāng)有按鍵時(shí)，MCU通過(guò)鍵盤接口邏輯讀取指示并解釋執(zhí)行。
字庫(kù)中存放漢字點(diǎn)陣及圖形、字符點(diǎn)陣MCU對(duì)要顯示的漢字、字符通過(guò)運(yùn)算從字庫(kù)中將其對(duì)應(yīng)的點(diǎn)陣取出送往LCD顯示出來(lái)。
程序代碼部分固化要執(zhí)行的軟件，MCU根據(jù)軟件流程執(zhí)行以上各項(xiàng)相關(guān)的工作。
權(quán)利要求1.一種臺(tái)式IC卡讀寫器，具有MCU處理器U2、串行接口、并行接口、存儲(chǔ)邏輯單元、譯碼邏輯單元、時(shí)鐘邏輯單元、P型卡接口、串行卡接口、調(diào)制解調(diào)器接口、鍵盤接口邏輯單元，其特征是所述的MCU處理器u2其腳P00～P07、P20～P27端直接與電路鎖存器U1的腳1D～8D端、腳1Q～8Q端，與存儲(chǔ)器U3的腳A0～A7、DQ0～DQ7、A8～A16端、與存儲(chǔ)器U4的腳A0～A14、I00～I(xiàn)07、CS#端、與鎖存器U6的腳1D～8D端、與收發(fā)器U7的腳B0～B7端與P型卡座P5的腳A0～A13、AD0～AD7端、與時(shí)鐘邏輯單元U9的腳AD0～AD7端，與調(diào)制解調(diào)器模塊P1的腳A0～A2、AD0～AD7端，與存儲(chǔ)電路單元U17的腳D0～D7、A0～A12、/CE/OE端，與顯示器電路單元LCD的腳D/I、DB0～DB7端，與并行接口電路單元U18的腳D0～D7端相連接。
2.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的鍵盤接口邏輯單元包括鍵盤KEY、儲(chǔ)存器U6、收發(fā)器U7，其中，所述的鍵盤KEY的P3插座端子腳1～4端與所述的鎖存器U6的腳1Q～4Q端相連接。
3.根據(jù)權(quán)利要求1所述的臺(tái)式IC止讀寫器，其特征是上述的串行接口包括串行接口電路U3、插接件J2，其中，所述的串行接口電路U8的腳R2OUT端與所述的MUC處理器U2的腳RXD端相連接。
4.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的并行接口包并行接口電路U18、插接件P2，其中，所述的插接件P2的腳4端與所述的串行接口電路U8的腳T2OUT端相連接。
5.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的存儲(chǔ)邏輯單元包括存儲(chǔ)器U3、U4，收發(fā)器U7。
6.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的譯碼邏輯單元包括譯碼器U5，非門電路U12，或門電路U13，其中，所述的或門電路U13包括三組或門U13A、U13B、U13C，且或門U13B、U13C的腳/RD端、腳/WR分別與所述的并行接口電路U18的端RD端、腳WR端及MCU處理器U2的腳RD端，腳WR端相連接，或門U13A的腳/WE端與所述的存儲(chǔ)器的腳WE#端相連接，所述的譯碼器U5其腳Y1、Y2端與所述的顯示器電路單元LCD的腳CSA、CSB端相連接。
7.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的P型卡接口包括鎖存器U5、U1和P型卡座P5，其中，所述的P型卡座P5的腳2端與所述的或門電路U13C的腳/WR端相連接。
8.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的串行卡接口包括收發(fā)器U7、IC卡接口電路U24和串行卡座P7，其中串行卡座P7的腳VCC端經(jīng)兩只并聯(lián)的且容值一致的電容后接地。
9.根據(jù)權(quán)利要求1所述的臺(tái)式IC卡讀寫器，其特征是上述的調(diào)制解調(diào)器接口包括鎖存器U5、U1、收發(fā)器U7和插接件J2，其中，插接件J2的腳1、3端分別與所述的調(diào)制解調(diào)器模塊P1的TEL2、TEL1端相連接。
專利摘要本實(shí)用新型涉及一種臺(tái)式IC卡讀寫器,它由MCU處理器,串、并行接口、存儲(chǔ)邏輯單元、串、并行卡接口,鍵盤接口邏輯單元等部件組成。其中,MCU處理器分別與電路鎖存器、存儲(chǔ)器、調(diào)制解調(diào)器模塊、顯示器電路單元LCD、并行接口電路等單元電路相連接。它具有漢字、數(shù)字、字符顯示功能,案件操作功能、數(shù)據(jù)處理與轉(zhuǎn)存、時(shí)間日歷功能、與PC機(jī)串、并行通信及遠(yuǎn)程通信功能。二次開(kāi)發(fā)平臺(tái)的應(yīng)用環(huán)境以便于各個(gè)使用方式的再開(kāi)發(fā)。
文檔編號(hào)G06K7/06GK2374918SQ9921661
公開(kāi)日2000年4月19日 申請(qǐng)日期1999年7月12日 優(yōu)先權(quán)日1999年7月12日
發(fā)明者胡民遠(yuǎn), 高昆, 邱江榮, 潘勇, 王建農(nóng), 陳保勝 申請(qǐng)人:胡民遠(yuǎn)