專(zhuān)利名稱(chēng)：采用帶有pico碼的智能橋接器改進(jìn)中斷響應(yīng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)系統(tǒng)，更具體地說(shuō)涉及縮短與輸入/輸出操作有關(guān)的中斷等待時(shí)間的方法和裝置。


圖1所示的常規(guī)的計(jì)算機(jī)系統(tǒng)10包括一個(gè)或多個(gè)中央處理單元(CPU)12a、12b和12c；主存儲(chǔ)器14(例如隨機(jī)存取存儲(chǔ)器即RAM)，處理單元用它來(lái)存儲(chǔ)程序指令；以及一個(gè)或多個(gè)輸入/輸出(I/O)設(shè)備16a、16b和16c，例如顯示監(jiān)視器、鍵盤(pán)、指針設(shè)備(鼠標(biāo))和用于存儲(chǔ)計(jì)算機(jī)操作系統(tǒng)及用戶(hù)程序的永久性存儲(chǔ)設(shè)備(如硬盤(pán)或軟盤(pán))。計(jì)算機(jī)系統(tǒng)10可以具有許多附加的部件，圖中未示出，例如與調(diào)制解調(diào)器或打印機(jī)相連的串行和并行口。本領(lǐng)域的一般技術(shù)人員還能理解其它部件也可以與圖1的框圖表示的部件一同使用，例如顯示適配器可以與視頻顯示監(jiān)視器一同使用，存儲(chǔ)器控制器可以與主存儲(chǔ)器14一同使用。此外，處理單元12a、12b和12c每一個(gè)都可以包括幾部分，如處理器核心(包括各種寄存器和邏輯單元)，一個(gè)或多個(gè)高速緩沖存儲(chǔ)器和總線(xiàn)接口。
在早期的計(jì)算機(jī)系統(tǒng)中，處理單元通過(guò)單一的系統(tǒng)總線(xiàn)18與其它設(shè)備聯(lián)系，但后來(lái)的計(jì)算機(jī)系統(tǒng)提供了I/O總線(xiàn)20，I/O總線(xiàn)20與各個(gè)I/O設(shè)備16a、16b和16c相連，并且通過(guò)總線(xiàn)橋接器22與系統(tǒng)總線(xiàn)相連。I/O總線(xiàn)20可以是任何適用的總線(xiàn)，用于將上述各個(gè)I/O設(shè)備與其它設(shè)備如局域網(wǎng)絡(luò)(LAN)適配器相互連接起來(lái)。舉例性的總線(xiàn)標(biāo)準(zhǔn)包括ISA(工業(yè)標(biāo)準(zhǔn)體系)總線(xiàn)，EISA(擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系)總線(xiàn)，和PCI(外設(shè)互連)總線(xiàn)。為了進(jìn)行相互聯(lián)系，還可以為不同的系統(tǒng)設(shè)備提供其它裝置，例如直接存儲(chǔ)器存取(DMA)通道，它們?cè)试S設(shè)備直接進(jìn)行相互聯(lián)系，即旁路處理單元。
在I/O操作期間，各種I/O設(shè)備(或控制它們的軟件設(shè)備驅(qū)動(dòng)器)可以發(fā)出“中斷”信號(hào)，使處理單元暫停當(dāng)前過(guò)程和保存其狀態(tài)，暫時(shí)向特定的例行程序如中斷處理程序傳送控制命令，處理程序執(zhí)行特定的一組預(yù)定指令，進(jìn)行中斷。由于不正常(不希望)的環(huán)境即“故障”，在普通設(shè)備的操作期間也會(huì)出現(xiàn)中斷。處理器還可以從不同的源接收多個(gè)中斷；在這種情況下，采用一組中斷優(yōu)先級(jí)確定首先處理哪個(gè)信號(hào)。在處理中斷信號(hào)之后，控制返回曾由處理單元執(zhí)行的過(guò)程。
采用許多措施使得計(jì)算機(jī)系統(tǒng)能在更高的速度下運(yùn)行，例如提高高速緩沖存儲(chǔ)器的容量和復(fù)雜性。然而，由于存在的其它問(wèn)題，如I/O操作的頻率，不可能使速度提得很高。使系統(tǒng)速度降低的I/O操作的兩個(gè)方面是中斷處理延時(shí)(等待時(shí)間)和I/O總線(xiàn)相對(duì)低速的操作。例如，即使PCI總線(xiàn)的運(yùn)行頻率是33兆赫，平均“寫(xiě)”操作用大約180納秒，這等于在200兆赫的處理器上的34條指令。對(duì)一排總線(xiàn)結(jié)構(gòu)和分布I/O設(shè)備而言，這一比例增大。此外，由于更快的通信線(xiàn)速度和更快的設(shè)備，新的適配器卡對(duì)系統(tǒng)需要更短的中斷等待時(shí)間。因此，在一排總線(xiàn)結(jié)構(gòu)中問(wèn)題就更嚴(yán)重了。
為了解決與I/O操作有關(guān)的等待時(shí)間問(wèn)題，一些計(jì)算機(jī)系統(tǒng)為了處理主處理單元以外的中斷，增加了特殊的硬件。例如，IBM公司的AS/400型計(jì)算機(jī)系統(tǒng)采用了I/O處理器(IOP)，使中斷處理更接近I/O設(shè)備。在美國(guó)專(zhuān)利No.5,548,730中揭示了一種類(lèi)似的設(shè)計(jì)，它采用了包括一個(gè)完整的微處理器及其支持功能(存儲(chǔ)器控制，總線(xiàn)控制)的智能橋接器。它需要非易失性和易失性存儲(chǔ)器引導(dǎo)處理器和運(yùn)行功能碼，因此價(jià)格比較昂貴。
另一種設(shè)計(jì)見(jiàn)美國(guó)專(zhuān)利No.5,555,430，其中對(duì)稱(chēng)多處理(SMP)系統(tǒng)將中斷引至直接與處理單元和I/O設(shè)備接口的中央中斷控制單元。由于該方法僅允許系統(tǒng)將中斷引至運(yùn)行最低優(yōu)先級(jí)任務(wù)的處理器，所以沒(méi)有完全體現(xiàn)中斷等待時(shí)間。再看美國(guó)專(zhuān)利No.5,495,615、美國(guó)專(zhuān)利No.5,530,891和美國(guó)專(zhuān)利No.5,555,420。所有這些專(zhuān)利都是涉及中斷智能處理的，但是沒(méi)有提供相應(yīng)的服務(wù)。
在美國(guó)專(zhuān)利No.5,473,763中揭示了另一種以改進(jìn)方式處理中斷的設(shè)計(jì)。這是最接近本發(fā)明的現(xiàn)有技術(shù)，根據(jù)該方法，中斷矢量直接裝入地址寄存器，以便最大限度地減小對(duì)中斷處理的操作。地址寄存器裝入作為主處理器的“流水線(xiàn)信號(hào)處理器”中。利用上述方法，這種數(shù)據(jù)存儲(chǔ)處理器還是比較昂貴的。由于不能適合多總線(xiàn)系統(tǒng)，所以將處理器作為主CPU一部分受到更多的限制，仍存在I/O等待時(shí)間的問(wèn)題。
總的來(lái)說(shuō)，上述所有的解決方案不僅使得成本和復(fù)雜性增加，而且還增加了服務(wù)的響應(yīng)時(shí)間，這是因?yàn)樾枰哂袃蓚€(gè)處理器轉(zhuǎn)換。因此，需要提供減少與服務(wù)中斷有關(guān)的處理器工作負(fù)荷的方法，以便縮短中斷服務(wù)等待時(shí)間，并且比完全I(xiàn)/O處理器設(shè)計(jì)的成本要低。
因此，本發(fā)明的一個(gè)目的是提供一種在計(jì)算機(jī)系統(tǒng)中處理輸入/輸出(I/O)操作的改進(jìn)的方法。
本發(fā)明的另一個(gè)目的是提供一種縮短與I/O操作有關(guān)的中斷等待時(shí)間的方法。
本發(fā)明的再一個(gè)目的是提供一種成本低、且能很方便地與多總線(xiàn)系統(tǒng)配合的方法。
實(shí)現(xiàn)本發(fā)明的上述目的的計(jì)算機(jī)系統(tǒng)通常包括至少一個(gè)處理單元，與處理單元相連的存儲(chǔ)器設(shè)備，提供中斷源的多個(gè)I/O設(shè)備，以及將I/O設(shè)備與處理單元互連的裝置，互連裝置包括用于截取向處理單元傳輸?shù)闹袛嗾?qǐng)求和處理中斷請(qǐng)求的裝置。處理單元可以采用第一系統(tǒng)總線(xiàn)與系統(tǒng)存儲(chǔ)器相連，互連裝置最好包括第二I/O總線(xiàn)，該第二I/O總線(xiàn)與I/O設(shè)備和總線(xiàn)橋接器相連，總線(xiàn)橋接器將I/O總線(xiàn)與系統(tǒng)總線(xiàn)相連。截取和處理中斷的裝置最好位于總線(xiàn)橋接器中或與總線(xiàn)橋接器相連，并且可以包括具有用于處理中斷請(qǐng)求的pico碼指令的存儲(chǔ)裝置或矩陣。然后通過(guò)中斷控制邏輯對(duì)pico碼指令調(diào)度，以便在定序器中執(zhí)行指令。
本發(fā)明易于與多總線(xiàn)系統(tǒng)配合，即如果計(jì)算機(jī)系統(tǒng)包括與附加的中斷源相連的第三總線(xiàn)，那么可以提供另一個(gè)總線(xiàn)橋接器，該總線(xiàn)橋接器具有截取從第二組中斷源向處理單元傳輸?shù)闹袛嗾?qǐng)求的裝置。
通過(guò)以下對(duì)本發(fā)明的詳細(xì)的描述，本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)將看得更清楚。
當(dāng)結(jié)合以下附圖閱讀對(duì)實(shí)施例的詳細(xì)描述以后，將會(huì)更好地理解本發(fā)明的目的、特征和優(yōu)點(diǎn)。附圖中圖1是現(xiàn)有技術(shù)的計(jì)算機(jī)系統(tǒng)的框圖；圖2是根據(jù)本發(fā)明的計(jì)算機(jī)系統(tǒng)的一個(gè)實(shí)施例的框圖，該系統(tǒng)具有用總線(xiàn)橋接器服務(wù)中斷請(qǐng)求的定序器；以及圖3是根據(jù)本發(fā)明的與處理邏輯請(qǐng)求的方法有關(guān)的流程圖。
下面參照附圖，特別是參照?qǐng)D2，圖2是本發(fā)明的計(jì)算機(jī)系統(tǒng)的一個(gè)實(shí)施例30。計(jì)算機(jī)系統(tǒng)30通常包括一個(gè)或多個(gè)處理單元32a、32b和32c；系統(tǒng)存儲(chǔ)器34(例如隨機(jī)存取存儲(chǔ)器即RAM)，處理單元用它來(lái)存儲(chǔ)數(shù)據(jù)和程序指令程序指令；以及一個(gè)或多個(gè)外部輸入/輸出(I/O)設(shè)備36a、36b和36c，包括用戶(hù)接口設(shè)備例如顯示監(jiān)視器、鍵盤(pán)、指針設(shè)備(鼠標(biāo))，一個(gè)或多個(gè)永久性存儲(chǔ)設(shè)備(如硬盤(pán)、軟盤(pán)或CD-ROM)，或局域網(wǎng)(LAN)適配器。象圖1的現(xiàn)有技術(shù)系統(tǒng)那樣，計(jì)算機(jī)系統(tǒng)30可以具有許多附加的部件，圖中未示出，例如與調(diào)制解調(diào)器或打印機(jī)相連的串行和并行口，以及其它適配器或控制器，因此圖示的實(shí)施例將不構(gòu)成一種限制。處理單元32a、32b和32c每一個(gè)都可以類(lèi)似地包括幾部分，如處理器核心(包括各種寄存器和邏輯單元)，一個(gè)或多個(gè)高速緩沖存儲(chǔ)器和總線(xiàn)接口。
處理單元32a、32b和32c通過(guò)系統(tǒng)總線(xiàn)38與系統(tǒng)存儲(chǔ)器34相連，通過(guò)第一I/O總線(xiàn)40a、第一總線(xiàn)橋接器42a和第一定序器44a與I/O設(shè)備36a、36b和36c相連。第一總線(xiàn)橋接器42a提供I/O設(shè)備和系統(tǒng)總線(xiàn)38之間的接口，第一定序器44a提供處理來(lái)自各個(gè)I/O設(shè)備的中斷請(qǐng)求的裝置，這在以后進(jìn)一步說(shuō)明。第一I/O總線(xiàn)40a可以是任何適合的總線(xiàn)結(jié)構(gòu)，包括但不限于ISA、EISA或PCI。也可以為不同的系統(tǒng)設(shè)備提供其它裝置(未示出)，以便相互聯(lián)系，如DMA通道。
除了常規(guī)的功能，第一總線(xiàn)橋接器42a用于為每個(gè)中斷源存儲(chǔ)預(yù)置的pico碼序列。pico碼序列可以取適合于執(zhí)行I/O讀、I/O寫(xiě)和簡(jiǎn)單的比較條件(例如“小于”、“等于”或“大于”)的任何形式。這些基本功能是處理來(lái)自基本設(shè)備適配器的中斷所需要的。pico碼序列可用匯編語(yǔ)言來(lái)編寫(xiě)，或可用帶小型編輯程序(只有很少的指令支持)的“C”代碼構(gòu)成。每個(gè)中斷源(可以包括例行程序或特定的編程中斷)的pico碼被存儲(chǔ)在矩陣46a中，并通過(guò)中斷控制邏輯調(diào)度，以便在第一定序器44a中執(zhí)行。第一定序器44a與任何總線(xiàn)設(shè)備中的總線(xiàn)定序器類(lèi)似。它必須能夠執(zhí)行I/O讀和I/O寫(xiě)。最好還能處理基本的比較指令。下面的例子是針對(duì)LAN適配器的，其中出現(xiàn)“傳輸完成”中斷。出現(xiàn)中斷以后，適當(dāng)?shù)膒ico碼序列被裝入第一定序器44a并起動(dòng)。pico碼首先讀適配器主狀態(tài)寄存器。讀出值與“傳輸完成”狀態(tài)的掩碼進(jìn)行比較，如果二者不相同(“否”)，那么該值與可以被處理的其它中斷進(jìn)行比較，否則，把信息打包，并將其送至主機(jī)處理。如果原掩碼比較的結(jié)果為“是”，那么定序器本身將處理中斷。接下來(lái)它讀適配器的傳輸狀態(tài)寄存器，并將讀出值與“無(wú)錯(cuò)誤完成”狀態(tài)的掩碼進(jìn)行比較，如果二者相同(“是”)，那么定序器寫(xiě)適配器，指示它從隊(duì)列中取得下一次傳輸。如果掩碼比較的結(jié)果是“否”，那么在適配器停止傳輸處理(I/O寫(xiě))。對(duì)錯(cuò)誤信息打包，然后送至主機(jī)做進(jìn)一步處理。
pico碼可以詢(xún)問(wèn)中斷和在不中斷任何處理單元32a、32b和32c的情況下處理中斷。如果pico碼發(fā)現(xiàn)未被編程處理的中斷，那么它可以將該中斷送至適當(dāng)?shù)奶幚砥鬟M(jìn)行處理。以這種方式，pico碼只需支持正常的中斷，這樣就能使矩陣的規(guī)模很小。例如，利用通信適配器，“接收”和“傳輸完成”中斷信號(hào)可以在pico碼中被尋址，但是異常情況將直接送至主處理器，只有pico碼的值是初始硬件狀態(tài)詢(xún)問(wèn)。當(dāng)然，可以提供更大的矩陣來(lái)復(fù)蓋任何或所有可能的中斷，包括異常情況。此外，即使在將被服務(wù)的中斷不能由pico碼處理的情況下，定序器也仍可以將信息集中在存儲(chǔ)器區(qū)中，供主CPU處理，將CPU從必須執(zhí)行I/O讀卸載，完成I/O讀是很慢的，主CPU周期等待時(shí)間很長(zhǎng)。
本發(fā)明易于用在多總線(xiàn)系統(tǒng)。例如，采用第二I/O總線(xiàn)40b、第二總線(xiàn)橋接器42b、第二定序器44b和第二pico碼矩陣46b可以將其它中斷源(即其它外部設(shè)備)與計(jì)算機(jī)系統(tǒng)30互連。相同的原則可以用于成排的總線(xiàn)結(jié)構(gòu)。雖然為兩個(gè)第二總線(xiàn)結(jié)構(gòu)示出了分開(kāi)的pico碼矩陣，但是本領(lǐng)域的一般技術(shù)人員將理解可以另外提供一個(gè)單一的pico碼矩陣，供系統(tǒng)中的所有總線(xiàn)橋接器使用。此外，雖然所示的pico碼矩陣是與總線(xiàn)橋接器分開(kāi)的，但是它們也可以很容易地包括在總線(xiàn)橋接器中，并且定序器可以類(lèi)似地包括在集成的總線(xiàn)橋接器中。
通過(guò)參看圖3，可以進(jìn)一步理解本發(fā)明。首先，計(jì)算機(jī)系統(tǒng)(即處理單元)開(kāi)始執(zhí)行程序，即操作系統(tǒng)或用戶(hù)應(yīng)用程序(50)。在執(zhí)行程序期間，某一外部設(shè)備發(fā)出一個(gè)中斷請(qǐng)求(52)。這一請(qǐng)求被總線(xiàn)橋接器檢測(cè)到(54)，即在到達(dá)相關(guān)的處理單元之前被截獲。然后總線(xiàn)橋接器檢驗(yàn)該中斷，確定它是否落入能夠被預(yù)置的pico碼處理的一個(gè)預(yù)定的中斷分類(lèi)范圍(56)。如果是的話(huà)，則調(diào)度適合的pico碼，以便在定序器中執(zhí)行，處理該中斷(58)，而不必干擾處理單元中當(dāng)前的處理。如果否的話(huà)，則將該中斷送至適合的處理單元(60)，該處理單元暫停當(dāng)前的處理，以便處理該中斷(62)。對(duì)每個(gè)中斷請(qǐng)求重復(fù)該過(guò)程。
上述設(shè)計(jì)和方法使得計(jì)算機(jī)系統(tǒng)30以更快的速度運(yùn)行，更易于裝配需要縮短中斷等待時(shí)間的適配器卡和其它設(shè)備，還具有其它的使整體性能更快的特征(如更大和更復(fù)雜的高速緩沖存儲(chǔ)器)。與需要附加的中斷或主處理器以外的I/O處理器的現(xiàn)有技術(shù)相比，本發(fā)明以降低的成本實(shí)現(xiàn)了縮短中斷服務(wù)等待時(shí)間的目的。
雖然以上結(jié)合具體的實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但這一切不構(gòu)成對(duì)本發(fā)明的限制。對(duì)本領(lǐng)域的一般技術(shù)人員來(lái)說(shuō)，參照本發(fā)明的描述很容易做出各種改進(jìn)。這些改進(jìn)都將落入本發(fā)明的精神和范圍之中。
權(quán)利要求
1.一種處理計(jì)算機(jī)系統(tǒng)中的中斷請(qǐng)求的方法，該計(jì)算機(jī)系統(tǒng)具有一個(gè)或多個(gè)與系統(tǒng)總線(xiàn)相連的處理單元，和一個(gè)或多個(gè)與I/O總線(xiàn)相連的輸入/輸出(I/O)設(shè)備，總線(xiàn)橋接器將系統(tǒng)與I/O總線(xiàn)互連，所述方法包括以下步驟提供具有用于處理一個(gè)或多個(gè)中斷請(qǐng)求的pico碼指令的存儲(chǔ)設(shè)備，該存儲(chǔ)設(shè)備與總線(xiàn)橋接器相連；用總線(xiàn)橋接器檢測(cè)中斷請(qǐng)求；以及用pico碼指令處理中斷請(qǐng)求。
2.根據(jù)權(quán)利要求1的方法，其特征在于中斷請(qǐng)求可以是不被pico碼指令復(fù)蓋的一類(lèi)別，所述方法進(jìn)一步包括以下步驟確定中斷請(qǐng)求是否在由pico碼指令復(fù)蓋的類(lèi)別中，如果不是，則向處理單元輸送該中斷請(qǐng)求，以便進(jìn)行處理。
3.根據(jù)權(quán)利要求1的方法，其特征在于計(jì)算機(jī)系統(tǒng)還包括與總線(xiàn)橋接器相連的定序器，所述方法進(jìn)一步包括調(diào)度pico碼指令，以便在定序器中執(zhí)行指令的步驟。
4.一種計(jì)算機(jī)系統(tǒng)包括至少一個(gè)處理單元；與所述處理單元相連的存儲(chǔ)器設(shè)備；提供中斷源的多個(gè)I/O設(shè)備；以及將所述I/O設(shè)備與所述處理單元互連的裝置，所述互連裝置包括用于截取向所述處理單元傳輸?shù)闹袛嗾?qǐng)求和處理所述中斷請(qǐng)求的裝置。
5.根據(jù)權(quán)利要求4的計(jì)算機(jī)系統(tǒng)，其特征在于所述處理單元采用第一總線(xiàn)與所述存儲(chǔ)器設(shè)備相連；以及所述互連裝置包括與所述I/O設(shè)備相連的第二總線(xiàn)，和將所述第一總線(xiàn)與所述第二總線(xiàn)相連的總線(xiàn)橋接器。
6.根據(jù)權(quán)利要求4的計(jì)算機(jī)系統(tǒng)，其特征在于所述互連裝置包括具有用于處理所述中斷請(qǐng)求的pico碼指令的存儲(chǔ)器矩陣。
7.根據(jù)權(quán)利要求5的計(jì)算機(jī)系統(tǒng)，其特征在于所述總線(xiàn)橋接器與具有用于處理所述中斷請(qǐng)求的pico碼指令的存儲(chǔ)器矩陣相連。
8.根據(jù)權(quán)利要求5的計(jì)算機(jī)系統(tǒng)，其特征在于所述I/O設(shè)備構(gòu)成第一組I/O設(shè)備，所述總線(xiàn)橋接器包括僅處理來(lái)自所述第一組I/O設(shè)備的中斷的所述中斷處理裝置，該系統(tǒng)進(jìn)一步包括第二組I/O設(shè)備；與所述第二組I/O設(shè)備相連的第三總線(xiàn)；以及將所述第一總線(xiàn)與所述第三總線(xiàn)相連的另一總線(xiàn)橋接器，所述另一總線(xiàn)橋接器包括附加裝置，用于截取從所述第二組I/O設(shè)備向所述處理單元傳輸?shù)闹袛嗾?qǐng)求和處理來(lái)自所述第二組I/O設(shè)備的所述中斷請(qǐng)求。
9.根據(jù)權(quán)利要求6的計(jì)算機(jī)系統(tǒng)，其特征在于所述總線(xiàn)橋接器包括執(zhí)行所述pico碼指令的定序器。
全文摘要
一種處理計(jì)算機(jī)系統(tǒng)中的中斷請(qǐng)求的方法,該計(jì)算機(jī)系統(tǒng)具有一個(gè)或多個(gè)與系統(tǒng)總線(xiàn)相連的處理單元,和一個(gè)或多個(gè)與I/O總線(xiàn)相連的輸入/輸出(I/O)設(shè)備,總線(xiàn)橋接器將系統(tǒng)與I/O總線(xiàn)互連,所述方法包括以下步驟:提供具有用于處理一個(gè)或多個(gè)中斷請(qǐng)求的pico碼指令的存儲(chǔ)設(shè)備,該存儲(chǔ)設(shè)備與總線(xiàn)橋接器相連;用總線(xiàn)橋接器檢測(cè)中斷請(qǐng)求;以及用pico碼指令處理中斷請(qǐng)求。
文檔編號(hào)G06F13/40GK1195140SQ98105509
公開(kāi)日1998年10月7日 申請(qǐng)日期1998年3月6日 優(yōu)先權(quán)日1997年3月28日
發(fā)明者B·L·布雷希 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司