專利名稱：存儲器專用控制器件和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到數(shù)據(jù)處理系統(tǒng)中使用的存儲器控制器件，尤其是涉及到數(shù)據(jù)多處理器系統(tǒng)中為加載初始化程序等的存儲器專用控制器件和方法。
在常規(guī)的數(shù)據(jù)處理系統(tǒng)中，對于用在如數(shù)據(jù)記錄/復(fù)制系統(tǒng)和數(shù)據(jù)記錄媒介中，在數(shù)據(jù)記錄/復(fù)制器中有許多各種各樣的記錄媒體媒體，例如，一種密壓盤(CD)、小磁盤(MD)、數(shù)字視盤(DVD)、PD、MO等等。在操作驅(qū)動盤的過程中，例如當一種光盤在記錄和復(fù)制操作中使其旋轉(zhuǎn)時，現(xiàn)已經(jīng)存在許多種控制系統(tǒng)，例如，盤驅(qū)動設(shè)備中用于伺服控制主軸電機的主軸電機伺服控制系統(tǒng)，用于當使用光盤時獲得聚焦和跟蹤狀態(tài)的聚焦/跟蹤伺服控制系統(tǒng)，以及糾錯和數(shù)據(jù)壓縮控制系統(tǒng)等等。
為了適應(yīng)這些不同的控制系統(tǒng)，一種存儲器專用控制器件為加載初始化程序而用在數(shù)據(jù)多處理器系統(tǒng)中。
下面將介紹一種用在多處理器類型的數(shù)據(jù)處理系統(tǒng)中作為初始化程序加載器件的常規(guī)控制器件。
圖8顯示的是一種常規(guī)的在數(shù)據(jù)記錄/復(fù)件系統(tǒng)中作為多處理器系統(tǒng)的初始化程序加載器件的存儲器專用控制器件的結(jié)構(gòu)，在這里數(shù)據(jù)處理系統(tǒng)包括一個用于解調(diào)的數(shù)據(jù)處理、糾錯等控制的第一處理器815，用于聚焦/跟蹤和盤轉(zhuǎn)動伺服控制的第二處理器816以及還包括一個通過數(shù)據(jù)總線內(nèi)部連接的共用存儲器器件805。
第一處理器815包括一個第一微處理器801(以后稱作“CPU-1”)、一個第一RMA存儲器器件802、一個類型不同于第一存儲器的第三ROM存儲器器件803、一個總線控制單元804、接口807及直接存儲器存取(DMA)910，在這兒CPU-1可以訪問共用存儲器器件805和等一存儲器器件802。CPU-1還可以訪問具有一個預(yù)先加載的特殊程序的第三存儲器器件803。該DMA910與一主計算機內(nèi)連接。
第二處理器816包括一個第二微處理器806(以后稱作“CPU-2”)和一個第二ROM存儲器器件808，在這兒CPU-2能夠訪問共用存儲器器件805和第二存儲器器件808。CPU-2連接到由一個伺服微型計算機構(gòu)成可兼容各種盤或類似媒體的媒體檢測部件817，以致使CPU-2檢測加載到媒體檢測部分817上的盤等記錄媒體的類型。
在第一處理器815中提供的總控制單元804用一種在共用存儲器805和CPU-1之間與共用存儲器805和CPU-2之間的時分方法控制總線數(shù)據(jù)傳輸。在第一處理器815中提供的接口807交互控制CPU-1和CPU-2的存取操作。
在第二處理器816中提供的第二存儲器808包括一個第一程序傳輸處理單元809(以后稱作“1St PTC”)、一個傳輸完成設(shè)置單元811(以后稱作“TCS”)、一個第二程序傳輸處理單元812(以后稱作“2nd PTC”)、和一個處理程序存儲部分814(以后稱為“PPS”)。1st PTC809將第二存儲器808中的程序傳送到共用存儲器805而存儲第一傳輸程序。當?shù)谝粋鬏敵绦虮粓?zhí)行并完成時，換句話講，當將第二存儲器器件808中的程序傳送到共用存儲器805后，TCS 811在傳輸完成變量810(以后稱為“TCV”)上建立一個傳輸完成指示值。TCV810指示從第二存儲器到共用存儲器的數(shù)據(jù)傳輸是否完成。2ndPTC812為在共用存儲器805與第一存儲器802之間傳輸程序而存儲器第二傳輸程序。PPS814為CPU-1存儲處理程序P1，P2…，其中程序P1，P2...分別對應(yīng)于被加載的記錄媒體。
類似地，共用存儲器器件805還配備有2nd PTC812’、PPS814’和TCV810’，它們分別對應(yīng)于在第二存儲器808中的2nd PTC812、PPS814和TVC810。
第三存儲器803配備有一個用于監(jiān)視從第二存儲器到共用存儲器之間的程序傳輸是否完成的并具有一個控制處理程序的傳輸完成控制處理單元813(以后稱為“TCM”)，并具有如TCV810的時分方法。當傳輸完成指示值如“1”由TCS811建立在TCV810內(nèi)時，TCM813檢測到對共用存儲器上的程序傳輸已完成。然后，第二傳輸程序執(zhí)行啟動，它已被傳輸?shù)焦灿么鎯ζ?05上的2nd PTC812’，于是共用存儲器的程序就被傳送到第一存儲器802。因此，該作為CPU—1現(xiàn)存于共用存儲器805的PPS814’中的處理程序被傳送到第一存儲器802的PPS814”而后作為CPU-1的處理程序在第一存儲器802中開始執(zhí)行。
圖9顯示在常規(guī)結(jié)構(gòu)中總線控制單元804和CPU-1、CPU-2以及各存儲器之間的詳細內(nèi)部連接。
在這個圖9所示的結(jié)構(gòu)中，當CPU-1 801訪問DRAM共用存儲器805時，CPU-1通過信號線BR1發(fā)送一個總線請求信號到控制單元900。響應(yīng)該請求信號，控制單元900通過信號線BG1發(fā)送總線釋放信號到CPU-1。依據(jù)總線釋放信號的傳送，地址總線901，905和數(shù)據(jù)總線902，906都開放允許CPU-1傳送數(shù)據(jù)到DRAM805，即允許數(shù)據(jù)的讀/寫。因此，CPU-1通過總線控制單元804訪問DRAM805用提取程序方式在DRAM805中執(zhí)行程序。
當CPU-2為了從第二存儲器808傳送處理程序而訪問DRAM805時，CPU-2通過信號線BR2發(fā)送一總線請求信號到控制單元900。響應(yīng)該請求信號，控制單元900通過信號線BG2發(fā)送一個總線釋放信號給CPU-2。因此，CPU-2通過總線控制單元804從第二存儲器908傳送數(shù)據(jù)到DRAM805。
類似地，DMA通過信號線BR3發(fā)送一DMA請求信號給控制單元900。響應(yīng)該信號，控制單元900通過信號線BG3發(fā)送總線釋放信號給DMA。因此，DMA通過總線控制單元804傳送數(shù)據(jù)到DRAM05對于無論任何一種總線請求信號出現(xiàn)在信號線BR1、BR2和BR3上，相應(yīng)的總線釋放信號采用時分的方法通過切換地址和數(shù)據(jù)總線被發(fā)送到CPU-1、CPU-2或DMA中任何一個。
當信號線BR1和BR2上的總線請求信號同時從CPU-1和CPU-2發(fā)送到控制單元900時，該單元900交替地切換信號線BG1和BG2的輸出。因此，從CPU-1到DRAM805的訪問和從CPU-2到DRAM805的數(shù)據(jù)傳輸用時分的方法交替地執(zhí)行。
我們應(yīng)該注意到，這種描述是基于在數(shù)據(jù)處理系統(tǒng)初始狀態(tài)中該常規(guī)結(jié)構(gòu)具有如

圖11所示的分配各處理執(zhí)行程序結(jié)構(gòu)。
更詳細地，第二存儲器808配備有初始狀態(tài)時存儲在1stPTC 809、TCS 811、2nd PTC 812、PPS814和TCV810中的程序而同時第三存儲器803配備有TCM813，而第一存儲器802和共用存儲器805不存在在系統(tǒng)的初始化狀態(tài)下先前存儲的程序。
下面將參照圖10至13描述上述常規(guī)存儲器專用控制器件的工作。
在圖10的流程圖中，系統(tǒng)是在步驟S101復(fù)位開始啟動程序，然后步驟S102和S106的處理同時并行開始。
在步驟S102中，CPU-2 806訪問第二存儲器808以致在第二存儲器808中的程序可以執(zhí)行。然后，在步驟S103中，2nd PTC812和PPS814中程序的從第二存儲器808傳送到共用存儲器805。
接下來在步驟S104，判斷PPS814的程序到共用存儲器傳輸是否完成，當檢測到完成時，TCS811于步驟S105在共用存儲器805的TCV810’上建立一個傳輸完成指示值即“1”，表示從第二存儲器到共用存儲器的數(shù)據(jù)傳輸已完成。
同時，在步驟S106，CPU-1 801訪問第三存儲器803以使預(yù)先存在第三存儲器中的程序被執(zhí)行。
在步驟S107，第三存儲器803中的TCM813檢測從第二存儲器到共用存儲器的程序傳輸是否完成，參照共用存儲器805中的TCV810’，用TCM813的檢測操作是重復(fù)地執(zhí)行直到傳輸完成指示值即“1”在TCV810’中建立。當傳輸完成指示標志由TCS811在TCV810’中建立時，在存儲器中的處理程序分配如圖12所示。
圖12中所示的這一階段，在步驟S108開始執(zhí)行已經(jīng)傳送到共到存儲器805的第二傳輸程序。因此，對于現(xiàn)在出現(xiàn)在共用存儲器805的PPS814’中的CPU-1的執(zhí)行處理程序被傳送到第一存儲器802，分配這些程序的安排如圖13所示。
在這個階段，2nd PTC812或812’中的第二傳輸程序具有寫在其上的分配給共用存儲器上的首地址的固定值，而且還具有先前寫在第一存儲器器件上的實際程序上的分配給目標首地址的固定值，以及對應(yīng)于其地址和長度從共用存儲器805被傳輸?shù)降谝淮鎯ζ?02的程序數(shù)據(jù)量。應(yīng)該注意到這里的“OX....”描述的是十六進制數(shù)字。
接下來，當由CPU-1執(zhí)行處理的程序從共用存儲器805傳輸?shù)降谝淮鎯ζ魍瓿蓵r，在步驟S109根據(jù)對應(yīng)于被加載在媒體檢測部分817的記錄媒體的類型的檢測程序開始執(zhí)行出現(xiàn)在第一存儲器上的CPU-1的執(zhí)行處理程序。
如上所述，在常規(guī)的存儲器控制器結(jié)構(gòu)中，必須提供一個與第一RAM存儲器類型不同的第三ROM存儲器。
而且，當出現(xiàn)在共用存儲器的程序被傳送到第一存儲器時，必須預(yù)先確定該程序的大小、在傳輸之前存儲該程序的共用存儲器的地址以及傳輸后分配該程序的第一存儲器地址。
本發(fā)明已有的開發(fā)目的是為了實際地解決上述缺點。此外，本發(fā)明的基本目標是提供一種在數(shù)據(jù)處理系統(tǒng)中使用的存儲器專用控制器件和方法的改進。
為了達到上述目標，根據(jù)本發(fā)明，一種在數(shù)據(jù)處理系統(tǒng)中使用具有多個由數(shù)據(jù)總線內(nèi)連接的微處理器的存儲器專用控制器件，包括一個用于存儲將要執(zhí)行的數(shù)據(jù)處理程序的基本存儲器；一個共用存儲器，它能夠被所述多個微處理器共同訪問，用于暫時地存儲將傳輸?shù)剿龌敬鎯ζ鞯臄?shù)據(jù)處理程序；一個為了從共用存儲器到基本存儲器通過數(shù)據(jù)總線傳輸數(shù)據(jù)的處理程序，能夠訪問共用存儲器和基本存儲器的基本微處理器；和一個包括用于允許基本微處理器訪問共用存儲器從而控制總線上數(shù)據(jù)傳輸?shù)脑L問允許單元的總線控制器。
訪問允許單元采用一種參照訪問ON標志的時分的方法控制總線上的數(shù)據(jù)傳輸。
存儲器專用控制器還包括一個與第二存儲器一起用于初始存儲數(shù)據(jù)處理程序和其它命令程序的第二微處理器，其中第二微處理器能夠訪問共用存儲器和第二存儲器。
第二存儲器配備有一個用于執(zhí)行從第二存儲器到共用存儲器程序傳輸?shù)牡谝粋鬏敵绦虻牡谝怀绦騻鬏斕幚韱卧?br> 第二存儲器還配備有傳輸完成設(shè)置單元，并且當從第二存儲器到共用存儲器的程序傳輸完成時，傳輸完成設(shè)置單元就在接口的寄存器上建立數(shù)據(jù)傳輸完成的ON標志指示，從而打開訪問允許單元的門電路允許基本微處理器通過總線控制單元訪問共用存儲器。
再有，依據(jù)本發(fā)明的另一方面，一種為數(shù)據(jù)處理系統(tǒng)中總線上數(shù)據(jù)傳輸?shù)拇鎯ζ鲗Ｓ每刂品椒òㄒ韵虏襟E暫時地存儲一個要傳送到一基本存儲器的數(shù)據(jù)處理程序在一共用存儲器中；允許基本微處理器訪問共用存儲器從而控制總線上的數(shù)據(jù)傳輸；通過總線從共用存儲器到基本存儲器傳送該數(shù)據(jù)處理程序；和存儲要在基本存儲器上執(zhí)行的該數(shù)據(jù)處理程序。
在這種方法中，當傳輸完成標志ON被建立時，該方法還包括獲得要被傳輸?shù)交敬鎯ζ鞯某绦虼笮?、用于?zhí)行該程序的存在程序上的共用存儲器首地址和基本存儲器的首地址的步驟。在此，基于獲得程序的大小，用于存儲程序的共用存儲器的首地址和用于執(zhí)行程序的基本存儲器首地址，對應(yīng)于程序大小的程序數(shù)據(jù)數(shù)據(jù)量就被從共用存儲器的首地址傳輸?shù)降谝淮鎯ζ鞯氖椎刂贰?br> 所以，依據(jù)本發(fā)明的這一方面，其本微處理器在訪問允許標志OFF狀態(tài)期間被禁止訪問共用存儲器，即訪問允許單元門在這種狀態(tài)下是處于關(guān)斷狀態(tài)。當訪問允許標志ON由傳輸完成設(shè)置單元建立時，訪問允許單元的門打開從而允許基本微處理器訪問共用存儲器。因此，存儲器專用控制在沒有提供如常規(guī)數(shù)據(jù)處理系統(tǒng)中的第三存儲器情況下，能夠?qū)崿F(xiàn)傳輸所期望的要處理的程序到只能由基本微處理器訪問的基本存儲器的地址空間。
本發(fā)明這樣和那樣的目的及特點將會從結(jié)合所提實施例的下述描述并參照附圖變得很清楚，附圖包括圖1是依據(jù)本發(fā)明的一存儲器專用控制器件的結(jié)構(gòu)框圖；圖2是本發(fā)明的總線控制單元的內(nèi)部連接關(guān)系框圖；圖3是描述本發(fā)明工作的流程圖；圖4是在本發(fā)明中使用的程序段表；圖5顯示本發(fā)明在初始狀態(tài)時處理程序的分配；圖6顯示本發(fā)明的傳輸?shù)焦灿么鎯ζ髦鬆顟B(tài)的處理程序的分配；圖7顯示本發(fā)明的傳輸?shù)降谝淮鎯ζ鳡顟B(tài)后的處理程序的分配；圖8是一常規(guī)存儲器專用控制器件的結(jié)構(gòu)框圖；圖9是一圖8中總線控制單元的內(nèi)部連接關(guān)系框圖；圖10是描述常規(guī)結(jié)構(gòu)工作的流程圖；圖11為顯示常規(guī)結(jié)構(gòu)的在初始狀態(tài)處理程序的分配；圖12是顯示常規(guī)結(jié)構(gòu)的在傳輸?shù)焦灿么鎯ζ鳡顟B(tài)后處理程序的分配；以及圖13是顯示常規(guī)結(jié)構(gòu)的在傳輸?shù)降谝淮鎯ζ鳡顟B(tài)后處理程序的分配。
在著手描述之前，應(yīng)該注意到，因為所提實施例的基本結(jié)構(gòu)與常規(guī)的是相同的，所有附圖中用相同參考編號表示相類似的一些部件。
下面，一個依據(jù)本發(fā)明的存儲器專用控制器件的所提實施例參照圖1至圖7進行描述。
圖1顯示一個在多微處理器系統(tǒng)(例如，數(shù)據(jù)記錄/復(fù)制系統(tǒng)或類似數(shù)據(jù)處理系統(tǒng))中作為初始化程序加載器件的存儲器專用控制器件的結(jié)構(gòu)。該多微處理器系統(tǒng)包括一個用于象解調(diào)、糾錯等控制的數(shù)據(jù)處理的第一處理器115，一個作為聚焦/跟蹤即盤轉(zhuǎn)動伺服控制的第二處理器116，并且還包括一個通過數(shù)據(jù)總線內(nèi)部連接工作的共用存儲器105。
第一處理器115包括一個第一微處理器101(以后稱為“CPU—1”)、一個RAM類型的第一存儲器102、一個總線控制單元104，DMA210及還包括一個接口107，其中該CPU-1能夠訪問共用存儲器105和第一存儲器102。PMA210進一步與主計算機連接用于控制整個系統(tǒng)。
第二處理器116包括一個第二微處理器106(以后稱為“CPU-2”)和一個ROM類型的第二存儲器108，其中CPU-2能夠訪問共用存儲器105和第二存儲器108。CPU-2與媒體檢測部分117連接，該部分由能兼容各種類型數(shù)據(jù)記錄媒體盤或同類媒體的伺服微型計算機組成以致使它能檢測出加載到媒體檢測部分117上的如盤媒體的記錄媒體類型。
在第一處理器115中提供的總線控制單元104包括一個由一個與門組成的訪問允許單元103。該與門103常態(tài)是關(guān)斷的，即關(guān)閉以防止CPU-1在初始狀態(tài)訪問共用存儲器105?？偩€控制單元104用一種時分方法來控制總線上的數(shù)據(jù)傳輸從而在共同用存儲器105與CPU-1之間以及在共用存儲器105與CPU-2之間選擇任何一個數(shù)據(jù)傳輸。在第一處理器115中提供的接口107有一個用來建立訪問ON標志的寄儲器，從而共同地控制CPU-1和CPU-2的訪問。
第二處理器116的第二存儲器108包括一個第一存儲器部分108A和一個第二存儲器部分108B。第一存儲器部分108A配備有一個第一程序傳輸處理單元109(以后稱作“1stPTC”)和一個傳輸完成設(shè)置單元111(以后稱作“TCS”)。第二存儲器部分108B配備有一個第二程序傳輸處理單元112(以后稱作“2nd PTC”)、一個處理程序存儲部件114(以后稱作“PPS”)和一程序段表查尋部件113(以后稱作OTS)及一程序段表110。該程序段表包含用于多個數(shù)據(jù)處理程序信息集合，在這兒每個信息集合都有對應(yīng)于具有特定長度的每個程序的一組地址信息。
1st PTC109具有用于執(zhí)行從第二存儲器108的第二存儲器部分108B到共用存儲器105的傳輸程序的第一傳輸程序。當該第一傳輸程序被執(zhí)行并且從第二存儲器108到共用存儲器105的程序傳輸完成時，TCS111在接口107的寄存器建立一個數(shù)據(jù)傳輸完成的ON標志指示，從而打開訪問允許單元103的邏輯門允許CPU-1通過總線控制單元104訪問共存儲器105。
因此，由TCS111建立的標志表示是否完成了從第二存儲器到共用存儲器的程序傳輸。OTS113有一個程序在CPU-1通過檢測建立的ON標志在被允許訪問共用存儲器時，去尋找程序段表110上合適的一程序。
2nd PTC112存儲一個2nd傳輸程序用于執(zhí)行從共用存儲器105到第一存儲器102的程序傳輸。PPS114存儲各種要由CPU-1在第一存儲器上選擇地執(zhí)行的處理程序P1，P2....，這些程序P1，P2....分別對應(yīng)于在媒體檢測部件117中加載的可兼容的記錄媒體的類型。
共用存儲器105類似地配備有一個2nd PTC112’、PPS114’和OTS113’，它們分別對應(yīng)于第二存儲器108提供的2nd PTC112、PPS114和OTS113。
在共用存儲器105上，OTS113’暫時地存儲查找程序段表的程序，這個查找操作是在通過檢測ON標志的建立在CPU-1被允許訪問共用存儲器時被執(zhí)行。2nd PTC112’存儲已經(jīng)從第二存儲器108的2nd PTC112傳送來用于執(zhí)行共用存儲器105上的程序到第一存儲器102的程序傳輸?shù)牡诙鬏敵绦?。PPS114’暫時存儲已經(jīng)從第二存儲器108的PPS114傳輸來將要選擇地由CPU-1在第一存儲器102上執(zhí)行的處理程序P1，P2....。
類似地，第一存儲器102配備有一個PPS114’，它存儲從共用存儲器105的PPS114’傳送來從而參照加載媒體的類型選擇地執(zhí)行的處理程序P1，P2。
當傳輸完成指示標志ON由TCS111建立在寄存器上時，就判斷共用存儲器上的程序傳輸完成并打開邏輯門103允許CPO-1訪問共用存儲器105。然后，第二傳輸程序開始執(zhí)行(該命令已經(jīng)從第二存儲器108傳送到共用存儲器105的2nd 112’上)從而共用存儲器的程序被傳送到第一存儲器102。因此，對于CPU-1來說選擇一個現(xiàn)存在共用存儲器105的PPS114’中的處理程序P1，P2…中之一傳送到第一存儲器102的PPS114″然后電其啟動執(zhí)行。
圖2顯示一個在本發(fā)明實施例的結(jié)構(gòu)中總線控制部分104和CPU-1、CPU-2以及各種存儲器之間詳細的內(nèi)部連接關(guān)系，這類似于常規(guī)結(jié)構(gòu)，除了提供與門的訪問允許單元103外。
在圖2所示的這種結(jié)構(gòu)中，當CPU-1訪問DRAM的共用存儲器105時，CPU-1通過信號線BR1發(fā)送一個總線請求信號給控制單元200。響應(yīng)該信號，控制單元200通過一信號線BG1經(jīng)由與門103發(fā)送一總線釋放信號回CPU-1。與門103有兩個輸入信號，即與控制單元200相連的第一信號線A1和與CPU-2的接口107中的寄存器209相連的第二信號線A2，并且當兩個信號一起產(chǎn)生和輸入到與門時，該與門在信號線BG1產(chǎn)生總線釋放信號加到CPU-1。當來自寄存儲器209的第二輸入信號A2處于關(guān)斷狀態(tài)，信號線BG1的總線釋放信號也是處于對CPU-1的關(guān)斷狀態(tài)。
當CPU-2訪問DRAM105為了傳輸來自第二存儲器108的程序時，CPU-2通過信號線BR2發(fā)送一總線請求信號給控制單200。響應(yīng)該請求信號，控制單元200通過信號線BG2發(fā)送一總線釋放信號回CPU-2。因此，CPU-2通過總線控制單元104從第二存儲器108向DRAM105傳輸數(shù)據(jù)。
類似地，DMA210經(jīng)過一信號線BR3發(fā)送一DMA請求信號到控制單元200。響應(yīng)此信號，控制單元200經(jīng)過信號線BG3發(fā)送一總線釋放信號到DMA210。因此，DMA通過總線控制單元104傳輸數(shù)據(jù)到DRAM105。
與此同時，當由CPU-2傳輸?shù)紻RAM105的數(shù)據(jù)完成時，數(shù)據(jù)傳輸完成的ON標志指示被寫在接口107的寄存器209，而來自寄存器209的第二輸入信號A2打開。以外，信號線BG1上的總線釋放信號經(jīng)過與門103被發(fā)到CPU-1。
基于信號線BG1上總線釋放信號的傳送，地址總線201，205和數(shù)據(jù)總線202，206都開放允許CPU-1去傳輸數(shù)據(jù)到DRAM105，也即允許在DRAM105上的數(shù)據(jù)的讀/寫。因此，CPU-1經(jīng)過總線控制單元104訪問DRAM105去用提取的程序在DRAM105上執(zhí)行這些程序。
我們應(yīng)該注意到，這種描述是基于在數(shù)據(jù)處理系統(tǒng)初始狀態(tài)中器件結(jié)構(gòu)具有如圖1和圖5所示的各處理執(zhí)行程序的存儲器存儲分配的情況。更詳細地，如圖5所示，第二存儲器108配備有在初始狀態(tài)存儲在1st PTC109、TCS711、2nd PTC112、PPS114和OTS113以及程序段表110內(nèi)的處理程序，而第一存儲器102和共用存儲器105在系統(tǒng)初始狀態(tài)時沒有預(yù)先存儲任何程序。
在這一階段，第二存儲器108有它的從0000 0000分配的地址號，共用存儲器105有它的從80000000分配的地址號而第一存儲器102有它的從40000000分配的地址號。
下面參照圖1至圖7描述上述存儲器專用控制器的工作。
在圖3的流程圖中，系統(tǒng)在步驟S31初始復(fù)位去啟動系統(tǒng)程序，然后步驟S32和S36的處理同時如下所述被并行啟動。在這一階段，程序的存儲器存儲分配處于如圖5所示的狀態(tài)。
在步驟32，CPU-2 106訪問第二存儲器108去激活1st PTC109從而開始執(zhí)行存在第二存儲器108中的這些程序。然后，在步驟33，存儲器在2nd PTC112的程序、存儲在OTS113的程序的PPS114的程序從第二存儲器108被傳送到共用存儲器105的相應(yīng)部分。在這個階段，程序的存儲器存儲分配處于如圖6所示的狀態(tài)。
接下來，在步驟S34，由TCS111判斷第二存儲器108的程序到共用存儲器105的傳輸是否完成，當判斷結(jié)果是Yes即檢測到傳輸完成，TCS111在步驟S35接口107的寄存器上建立ON標志(它是傳輸完成的指示)，它表示從第二存儲器到共用存儲器的數(shù)據(jù)傳輸完成。因此，門103根據(jù)建立的ON標志開啟從而允許CPU-1訪問共用存儲器105。當在步驟S34判斷結(jié)果是NO時，處理返回到步驟S33重復(fù)執(zhí)行。
同時，在步驟S36，判斷訪問允許標志ON是否建立，當判斷是Yes時，訪問允許單元103的邏輯門在步驟S37打開從而允許CPU-1訪問共用存儲器105。當在步驟S36判斷是NO時，CPU-1保持正常的訪問禁止狀態(tài)并且重復(fù)執(zhí)行步驟S36的過程。
在ON標志建立之后，CPU-1通過總線控制單元104在步驟S38激活OTS113’去執(zhí)行在程序段表110上的查尋。因此，在步驟S39，OTS113’獲得要傳送到第一存儲器102的程序長度，用于存儲程序的共用存儲器的首地址和為執(zhí)行程序的第一存儲器的首地址。在這一階段，當如一個程序P1被檢測到在如圖4所示的各類記錄媒體之中時，所獲信息具有要被傳送程序的長度0×40，共用存儲器地址0×80000054和第一存儲器地址0×40000008。
下一步，在步驟S40，CPU-1激發(fā)2nd PTC112’去啟動執(zhí)行已經(jīng)從第二存儲器傳送到共用存儲器105上的PPS114’的第二傳輸程序，所以，對于CPU-1當前出現(xiàn)在共用存儲器105的PPS114’中的執(zhí)行處理的程序被傳送到第一存儲器102。在這個階段，根據(jù)要傳輸?shù)降谝淮鎯ζ?02的程序的長度，用于存儲程序的共用存儲器上的首地址和用于執(zhí)行程序的第一存儲器上的首地址，對應(yīng)于程序長度該程序的數(shù)據(jù)量從共用存儲器105的首地址傳送到第一存儲器102的首地址，在存儲器存儲部分中的程序分配如圖7所示。
接下來，在步驟41，當由CPU-1執(zhí)行處理的程序從共用存儲器105到第一存儲器102的傳送完成時，CPU-1激活第一存儲器102的PPS114’去根據(jù)檢測到的對應(yīng)于加載到媒體檢測部分117中的記錄媒體的程序啟動出現(xiàn)在第一存儲器由CPU-1執(zhí)行處理的程序。
如上所述，依據(jù)本發(fā)明的存儲器專用控制器件中，在訪問允許標志的OFF狀態(tài)期間CPU-1被禁止訪問共用存儲器105，即，訪問允許單元103的邏輯門狀態(tài)是關(guān)閉的。當訪問允許標志ON由TCS111建立時，訪問允許單元103的邏輯門打開允許CPU-1訪問共用存儲器105。因此，該存儲器專用控制能夠?qū)崿F(xiàn)傳輸要處理的期望程序到只能由CPU-1訪問的第一存儲器的地址空間，而不用提供如在常規(guī)數(shù)據(jù)處理系統(tǒng)中揭示的第三存儲器單元。
雖然本發(fā)明已參照附圖對所提實施例進行了全面的描述，但大家應(yīng)注意到對于那些技術(shù)上精通的人作各種變化和修改是明顯的。這些變化和修改被認為是包括在附加權(quán)利要求的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一個用在數(shù)據(jù)處理系統(tǒng)中具有一組由數(shù)據(jù)總線內(nèi)部連接的多個微處理器的存儲器專用控制器件，其特征在于，包括一個用于存儲要被執(zhí)行的數(shù)據(jù)處理程序的基本存儲器(102)一個共用存儲器(105)，它可以被所述多個微處理器共同訪問，用于暫時存儲要傳送到所述基本存儲器(102)的數(shù)據(jù)處理程序；一個為了經(jīng)過數(shù)據(jù)總線從共用存儲器傳輸數(shù)據(jù)處理程序到基本存儲器的并能訪問共用存儲器(105)和基本存儲器(102)兩者的基本處理器(101)；和一個包含有用于允許基本微處理器(101)訪問共用存儲器(105)去控制總線上的數(shù)據(jù)傳輸?shù)脑L問允許單元(103)的總線控制單元(104)。
2.根據(jù)權(quán)利要求1所述的存儲器專用控制器件，其特征在于所述訪問允許單元(103)包括一個正常時關(guān)斷以禁止基本微處理器(101)訪問共用存儲器(105)的與門。
3.根據(jù)權(quán)利要求1所述的存儲器專用控制器件，其特征在于所述訪問允許單元(103)根據(jù)訪問ON標志采用時分的方法控制總線上的數(shù)據(jù)傳輸。
4.根據(jù)權(quán)利要求3所述的存儲器專用控制器件，其特征在于還包含一個具有用來存儲訪問ON標志的寄存器(209)的接口(107)。
5.根據(jù)權(quán)利要求1所述的存儲器專用控制器件，其特征在于還包括一個與一個第二存儲器(108)一起用于初始地存儲器數(shù)據(jù)處理程序和其它處理程序的第二微處理器(106)，該第二微處理器能夠訪問共用存儲器(105)和第二存儲器(108)。
6.根據(jù)權(quán)利要求5所述的存儲器專用控制器件，其特征在于所述第二存儲器(108)配備有一個為了執(zhí)行第二存儲器(108)到共用存儲器(105)的程序傳輸而具有一第一傳輸程序的第一程序傳輸處理單元(109)。
7.根據(jù)權(quán)利要求4所述的存儲器專用控制器件，其特征在于所述第二存儲器(108)配備有一個傳輸完成設(shè)置單元(111)，并且當?shù)诙鎯ζ?108)到共用存儲器(105)的程序傳輸完成時，接下來傳輸完成設(shè)置單元(111)在接口(107)的寄存器上建立表示數(shù)據(jù)傳輸完成的ON標志指示，從而打開訪問允許單元(103)的邏輯門以允許基本微處理器(101)通過總線控制單元(104)訪問共用存儲器(105)。
8.根據(jù)權(quán)利要求7所述的存儲器專用控制器件，其特征在于所述第二存儲器(108)配備有一個伴有程序段表(110)的程序段表查找單元(113)，這是用于當基本微處理器(101)通過檢測所述傳輸完成設(shè)置單元(111)建立的ON標志被允許訪問共用存儲器時尋找位于程序段表(110)上的程序之一。
9.根據(jù)權(quán)利要求5所述的存儲器專用控制器件，其特征在于所述第二存儲器(108)配備有一個用于執(zhí)行共用存儲器(105)到基本存儲器(102)的數(shù)據(jù)處理程序的傳輸而具有一個第二程序傳輸?shù)牡诙绦騻鬏斕幚韱卧?112)。
10.根據(jù)權(quán)利要求5所述的存儲器專用控制器件，其特征在于所述第二存儲器(108)配備有一個用于存儲多個要在第一存儲器(102)上由基本微處理器(101)選擇地執(zhí)行的數(shù)據(jù)處理程序(P1，P2....)的處理程序存儲器部件(114)。
11.根據(jù)權(quán)利要求8所述的存儲器專用控制器件，其特征在于所述共用存儲器(105)存儲從第二存儲器(108)的查尋單元(113)傳送來的查尋程序段表(110)的程序，這查尋操作是在基本微處理器(101)通過檢測ON標志的建立被允許訪問共用存儲器(105)時被執(zhí)行的。
12.根據(jù)權(quán)利要求8所述的存儲器專用控制器件，其特征在于所述共用存儲器(105)存儲從第二存儲器(108)的第二程序傳送處理部分(112)傳送來用于執(zhí)行共用存儲器(105)到第一存儲器(102)的數(shù)據(jù)處理程序傳輸?shù)牡诙鬏敵绦颉?br> 13.根據(jù)權(quán)利要求10所述的存儲器專用控制器件，其特征在于所述共用存儲器(105)暫時存儲由第二存儲器(108)的處理程序存儲單元(114)傳送來要被選擇地在第一存儲器(102)上執(zhí)行的數(shù)據(jù)處理程序(P1，P2…)。
14.根據(jù)權(quán)利要求7所述的存儲器專用控制器件，其特征在于當傳輸完成指示ON由傳輸完成設(shè)置單元(111)在寄存器(209)上建立時，與門(103)被打開允許基本微處理器(101)訪問共用存儲器(105)，從而存儲在共用存儲器(105)上的處理程序(P1，P2…)之一被選擇傳送到第一存儲器(102)，然后由基本微處理器(101)啟動執(zhí)行。
15.根據(jù)權(quán)利要求8所述的存儲器專用控制器件，其特征在于當傳輸完成指示ON標志由傳輸完成設(shè)置單元(111)建立時，程序段表查尋部件(113’)獲得要被傳送到基本存儲器(102)的一程序的長度、存儲程序的共用存儲器上的首地址和執(zhí)行該程序的基本存儲器上的首地址，在此，根據(jù)獲得的程序長度、存儲程序的共用存儲器上的首地址和執(zhí)行該程序的基本存儲器上的首地址，對應(yīng)該長度的程序數(shù)據(jù)量從共用存儲器(105)的首地址傳送到基本存儲器(102)的首地址。
16.一種在數(shù)據(jù)處理系統(tǒng)中用于總線上數(shù)據(jù)傳輸?shù)拇鎯ζ鲗Ｓ每刂品椒?，其特征在于包括下面步驟；暫時在一共用存儲器中存儲一個要傳輸?shù)交敬鎯ζ鞯臄?shù)據(jù)處理程序；允許基本微處理器(101)訪問共用存儲器以控制總線上的數(shù)據(jù)傳輸；經(jīng)過總傳送數(shù)據(jù)處理程序從共用存儲器到基本存儲器；和在基本存儲器中存儲要執(zhí)行的數(shù)據(jù)處理程序。
17.根據(jù)權(quán)利要求16所述的存儲器專用控制方法，其特征在于用于控制總線上數(shù)據(jù)傳輸而允許基本微處理器訪問共用存儲器的步驟是用一種參照訪問ON標志的時分方法執(zhí)行的。
18.根據(jù)權(quán)利要求16所述的存儲器專用控制方法，其特征在于暫時存儲一個要傳輸?shù)交敬鎯ζ鞯臄?shù)據(jù)處理程序到共用存儲器中的步驟之后，所述方法還包括建立表示數(shù)據(jù)傳輸完成的ON標志指示去打開訪問允許單元(103)的邏輯門從而允許基本微處理器(101)經(jīng)過一個總線控制單元(104)訪問共用存儲器(105)的步驟。
19.根據(jù)權(quán)利要求16所述的存儲器專用控制方法，其特征在于當傳輸完成指示ON標志建立時，所述方法還包括獲得一個要傳送到基本存儲器的程序的長度、存儲程序的共用存儲器的首地址和執(zhí)行該程序的基本存儲器首地址的步驟，在此，基于獲得程序的長度、存儲程序的共用存儲器的首地址和執(zhí)行該程序的基本存儲器首地址，對應(yīng)該長度的程序數(shù)據(jù)量從共用存儲器的首地址傳送到第一存儲器的首地址。
全文摘要
在具有一個CPU－1訪問一共用存儲器和第一存儲器兩者的存儲器專用控制器件,在一訪問允許標志的OFF狀態(tài),CPU－1被禁止訪問共用存儲器(105),而當訪問允許標志ON由TCS111建立時,訪問允許單元(103)的邏輯門打開允許CPU－1訪問共用存儲器(105)。因此,這種存儲器專用控制能夠?qū)崿F(xiàn)傳送一個期望要執(zhí)行的程序到第一存儲器的地址空間,允許省略掉第三存儲器。
文檔編號G06F15/16GK1195134SQ9810114
公開日1998年10月7日 申請日期1998年4月2日 優(yōu)先權(quán)日1997年4月2日
發(fā)明者山本和司, 巖村喜之, 前田俊則, 書上透 申請人:松下電器產(chǎn)業(yè)株式會社