專利名稱：使用先進先出存儲器的ram數(shù)據傳送裝置及其方法
技術領域：
本發(fā)明涉及用于傳送存儲在RAM(只讀存儲器)中數(shù)據的裝置，并特別涉及在將數(shù)據瞬時寫入到FIFO(先進先出)存儲器之后傳送存儲在RAM中數(shù)據的裝置及其方法。
本申請是以韓國的申請?zhí)枮?9610/1995、發(fā)明名稱為使用FIFO存儲器的RAM數(shù)據傳送裝置的申請為基礎而提出的，在此引入作為參考。
通常，如密集盤(compact disk)-ROM解碼器這樣的裝置具有外部連接的RAM。對連接到CD-ROM解碼器的RAM，通常稱為動態(tài)RAM，當需要操作時，將外部所加的數(shù)據(從密集盤讀出的數(shù)據)進行瞬時寫入和讀出處理。也就是，CO-ROM解碼器通過從外部讀出寫在RAM上的數(shù)據執(zhí)行所需的動作，例如糾錯，然后再將其寫在RAM上。糾錯以后寫入RAM的數(shù)據由主計算機進行存取及處理。
在由主計算機存取寫在RAM上的數(shù)據(后面稱為RAM數(shù)據)時，通常插入先進先出存儲器(后面稱FIFO)。換言之，當主計算機需要存取時，傳送寫在FIFO上并從FIFO中讀出的RAM數(shù)據。該傳送動作由表示FIFO狀態(tài)的空標記和全標記來控制。控制FIFO的操作的控制器用這些標記來確定FIFO的狀態(tài)，并把RAM數(shù)據的傳送請求施加到RAM控制器，以便控制RAM的操作。然后根據RAM數(shù)據傳送請求，RAM控制器把RAM數(shù)據寫在FIFO上。主計算機使用空標記讀出寫在FIFO上的RAM數(shù)據。
當出現(xiàn)上述空標記時，根據產生的RAM數(shù)據傳送請求，RAM控制器具有寫在FIFO上的RAM數(shù)據。當在FIFO的所有區(qū)域內寫上RAM數(shù)據時，產生全標記并停止RAM數(shù)據傳送請求。此時，當主計算機讀出寫在FIFO上的數(shù)據時，消除產生的全標記，以致于再次產生RAM數(shù)據傳送請求。每當FIFO全滿(FU11)時，主計算機存取寫在FIFO上的RAM數(shù)據，RAM數(shù)據傳送請求的頻率通常與存取次數(shù)成比例產生。然而，由于RAM需要用于許多方面，頻繁的RAM數(shù)據傳送請求使其無能力給其它方面提供少的使用機會。當FIFO變空時請求RAM數(shù)據的傳送而每當FIFO變空時中斷主計算機的數(shù)據存取操作。因此，連續(xù)存取數(shù)據是困難的。
因此，本發(fā)明的目的是提供一種RAM數(shù)據傳送裝置及其方法，由此當RAM數(shù)據傳輸期間RAM可用作其它用途。
本發(fā)明的另一個目的是提供一種主計算機能夠連續(xù)存取RAM數(shù)據的RAM數(shù)據傳送裝置及其方法。
本發(fā)明的又一個目的是提供一種通過減少RAM數(shù)據傳輸請求的發(fā)生以改進系統(tǒng)性能的RAM數(shù)據傳送裝置及其方法。
本發(fā)明另一個目的是提供一種當所需量的RAM數(shù)據被寫在FIFO上時產生RAM數(shù)據傳送請求的RAM數(shù)據傳送裝置及其方法。
為實現(xiàn)本發(fā)明的上述目的，提供了一種先進先出存儲器(FIFO)，它具有預置存儲區(qū)，當RAM數(shù)據寫入比存儲區(qū)要小的第一區(qū)時產生第一標記，同時響應于寫啟動信號的產生依次寫入存儲在RAM中的RAM數(shù)據。當RAM數(shù)據寫入比存儲區(qū)要小和比第一區(qū)要大的第二區(qū)時FIFO存儲器產生第二標記，和當沒有保留的RAM數(shù)據時還產生第三標記。然后，當產生第一標記直到產生第二標記為止時，RAM數(shù)據傳送裝置把RAM數(shù)據寫入FIFO，當產生第二標記時連續(xù)存取存儲在FIFO的RAM數(shù)據到預定的數(shù)據存取，直到產生第三標記為止。因此，RAM能用作另一種用途。
為實現(xiàn)本發(fā)明的上述目的，提供了一種具有RAM的RAM(只讀存儲器)數(shù)據傳送裝置，它具有預置存儲區(qū)的先進先出存儲器，用于響應于寫啟動信號的產生依次寫入存儲在RAM中的數(shù)據，如果RAM數(shù)據寫入比存儲區(qū)要小的第一區(qū)時，產生第一標記，如果RAM數(shù)據寫入比存儲區(qū)要小和比第一區(qū)要大的第二區(qū)時，產生第二標記以及如果沒有寫入RAM數(shù)據時，產生第三標記；控制器，用于如果產生第一標記時，產生寫啟動信號直到產生第二標記為止，由此將存儲在RAM中的RAM數(shù)據寫入先進先出存儲器；和數(shù)據存取電路，用于如果產生第二標記時連續(xù)存取寫入先進先出存儲器的數(shù)據直到產生第三標記為止。
下面將參照附圖對本發(fā)明的優(yōu)選實施例進行詳細描述，其中

圖1是根據本發(fā)明的RAM數(shù)據傳送裝置的方框圖；和圖2是根據本發(fā)明的操作波形圖。
下面參照附圖討論本發(fā)明的優(yōu)選實施例。在對本發(fā)明所作的描述中，公知的功能和結構的詳細描述將被省略，可使本發(fā)明的要點更為請楚。應該注意，后面所用的術語是考慮它們在本發(fā)明中的作用來定義的，并根據使用者或電路設計者的意圖或實踐可作各種變化。
參照圖1，本發(fā)明由主計算機100、FIFO200、控制器300、RAM控制器400和RAM500組成。本發(fā)明的特征在于，F(xiàn)IFO200還產生與一般FIFO相對照的REmpty和RFU11。該REmpty是當存儲的RAM數(shù)據寫入具有預置存儲區(qū)的FIFO200的第一區(qū)中時產生的標記，而RFU11是當RAM數(shù)據寫到FIFO200的第二區(qū)時產生的標記。如通常的FIFO，F(xiàn)IFO200產生Empty，它是表示數(shù)據沒有寫入FIFO200的任一區(qū)域的標記。FIFO200的第二區(qū)的大小設置成比第一區(qū)要大但比FIFO200的存儲區(qū)要小。最好是第二區(qū)比存儲區(qū)小1個字節(jié)，和第一區(qū)的大小可由設置值Set來設置。
圖2A-2E是表示根據本發(fā)明的操作波形。圖2A表示從圖1的控制器300產生的RAM數(shù)據傳送請求REQ；圖2B表示從RAM控制器400產生的寫啟動信號WEN；圖2C表示被寫在FIFO200的RAM數(shù)據WDATA；圖2D表示輸入到FIFO200的寫時鐘WCLK；和圖2E表示從通常FIFO產生的RAM數(shù)據發(fā)送請求REQ’。
當RAM數(shù)據傳送裝置變成運行時，如圖2A所示，控制器300響應于從FIFO200產生的Empty標記使RAM數(shù)據傳送請求REQ起動。此時，由于沒有RAM數(shù)據寫在FIFO200(是空的)，主計算機100就不執(zhí)行數(shù)據存取動作。響應該啟動的REQ，RAM控制器400產生RAS信號和CAS信號，為存儲在RAM500的數(shù)據能夠寫到FIFO200作準備。在RAM500中選擇一個區(qū)，在該區(qū)通過一個地址、RAS信號和CAS信號存儲將要寫入的RAM數(shù)據。在圖2B中的時間“T4”是在產生REQ以后選擇RAM數(shù)據所需的時間。在時間“T4”過去以后，RAM控制器400產生寫啟動信號WEN。然后，提供所選的將要寫到FIFO200中的RAM數(shù)據WDATA。此時，如圖2D所示，在產生WEN的段中連續(xù)進行與寫時鐘WCLK同步的寫入動作。
當由這種寫入動作把RAM數(shù)據寫到FIFO200的第二區(qū)時，F(xiàn)IFO200產生RFU11標記。響應于RFU11標記的產生，控制器300使REQ禁止，以停止RAM數(shù)據寫入動作。此時，在將REQ變成禁止后，由于RAM500的數(shù)據延遲，寫入的RAM數(shù)據是有效的。于是，在經過時間“T5”以后，RAM控制器400使WEN禁止，如圖2B所示。如果Empty不利用REmpty設置，主計算機100能連續(xù)讀出。也就是，在產生Empty以前，當產生REmpty時，主計算機100從RAM500讀出數(shù)據。因此，通過適當?shù)卣{節(jié)第一區(qū)，主計算機100就能連續(xù)讀出數(shù)據，而沒有產生Empty。
寫入FIFO200的RAM數(shù)據是通過REN的產生存取的。這種存取動作在利用讀出的RAM數(shù)據將RAM數(shù)據寫入對應于FIFO200的第一區(qū)的情況時被停止。由于FIFO200在RAM數(shù)據僅寫入在FIFO200的第一區(qū)的情況時產生REmpty，控制器300對其響應產生REQ和提供有REQ的RAM控制器400產生WEN。
如上所述，存儲在RAM500中的RAM數(shù)據的寫入動作，在FIFO200中被執(zhí)行在如圖2A和2B所示的“T1-T4+T5”的部分中。寫入FIFO200的RAM數(shù)據能夠由主計算機100連續(xù)讀出。換言之，當產生REmpty標記時，存儲在RAM500中的RAM數(shù)據寫入FIFO200直到產生RFU11標記為止。當釋放Empty標記時，到主計算機100存取寫入在FIFO200的RAM數(shù)據直到產生Empty標記為止。因此，在本發(fā)明中，當數(shù)據連續(xù)傳送到主計算機100的同時，在預定的時間周期RAM500能夠用于其它用途。
應注意，因為根據FIFO(200)的大小、主計算機100和RAM500的設定值Set和讀出/寫入速度能改變圖2中的T1、T2和T3部分，所以本發(fā)明能適用于數(shù)據存取裝置的多種類型中。
如上所述，F(xiàn)IFO產生和使用REmpty和RFU11標記并控制RAM數(shù)據的傳送動作，使得RAM可用作其它用途和RAM數(shù)據能夠連續(xù)傳送。因此，它具有改進系統(tǒng)效率的優(yōu)點。
應注意的是，本發(fā)明不限于以上所述的優(yōu)選實施例，并且，可以理解為在本發(fā)明的權利要求的構思和范圍內本專業(yè)領域的技術人員可以作出各種變化和改型。因此應該理解為，本發(fā)明不限于作為實施本發(fā)明構思的最好方式在此所公開的特定實施例，而且本發(fā)明并不限于除了權利要求外的本說明書中所描述的特定實施例。
權利要求
1.一種RAM數(shù)據傳送裝置，包括一個RAM；先進先出存儲器，其具有預置存儲區(qū)，用于響應寫啟動信號的產生依次寫入存儲在所述RAM中的RAM數(shù)據，以及如果所述RAM數(shù)據寫入比所述存儲區(qū)要小的第一區(qū)時，產生第一標記，如果所述的RAM數(shù)據寫入比所述的存儲區(qū)要小而比所述的第一區(qū)要大的第二區(qū)時，產生第二標記以及如果沒有寫入RAM數(shù)據時，產生第三標記；控制裝置，用于如果產生了所述的第一標記時，產生所述的寫啟動信號直到產生所述的第二標記為止，由此存儲在所述的RAM中的所述RAM數(shù)據被寫入在所述先進先出存儲器；和數(shù)據存取裝置，用于如果產生了所述的第二標記時，連續(xù)存取寫入先進先出存儲器的所述RAM數(shù)據直到產生所述的第三標記時為止。
2.根據權利1的RAM數(shù)據傳送裝置，其中，所述的第二區(qū)比所述的存儲區(qū)小1個字節(jié)。
3.一種RAM數(shù)據傳送裝置，包括一個RAM；先進先出存儲器，其具有預置存儲區(qū)，用于響應于寫啟動信號的產生依次寫入存儲在所述RAM中的RAM數(shù)據，和如果所述RAM數(shù)據寫入比所述的存儲區(qū)要小的第一區(qū)時，產生第一標記，如果所述的RAM數(shù)據寫入比所述的存儲區(qū)要小和比所述的第一區(qū)要大的第二區(qū)時，產生第二標記和如果沒有RAM數(shù)據寫入時產生第三標記；RAM數(shù)據傳輸請求信號產生裝置，用于如果產生所述的第一標記時，產生RAM數(shù)據傳輸請求信號直到產生所述的第二標記時為止和如果產生所述的第二標記，中斷所述的RAM數(shù)據傳輸請求信號直到產生所述的第三標記時為止；RAM控制裝置，用于響應所述的RAM數(shù)據傳輸請求信號的產生，在存儲在所述RAM中的RAM數(shù)據中選擇將要寫在所述先進先出存儲器中的RAM數(shù)據和在RAM數(shù)據的選擇以后產生所述寫啟動信號，以便將所述的RAM數(shù)據寫入所述的先進先出存儲器；和數(shù)據存取裝置，用于如果產生所述的第二標記時，連續(xù)存取寫入在所述先進先出存儲器的所述RAM數(shù)據直到產生所述的第三標記時為止。
4.根據權利要求3的RAM數(shù)據傳送裝置，其中，所述的第二區(qū)比所述的存儲區(qū)小1個字節(jié)。
5.一種將存儲在RAM中的RAM數(shù)據寫入先進先出存儲器的方法，當有來自數(shù)據存取裝置的存取請求時，把寫入所述先進先出存儲器的RAM數(shù)據傳送到所述的數(shù)據存取裝置，所述的方法包括步驟為當RAM數(shù)據寫入具有預置存儲區(qū)的所述先進先出存儲器的第一區(qū)時產生第一標記，當RAM數(shù)據寫入比所述的第一區(qū)要大和比所述的存儲區(qū)要小的第二區(qū)時產生第二標記和當沒有RAM數(shù)據寫入時產生第三標記；如果產生所述的第一標記，把存儲在所述RAM中的RAM數(shù)據寫入所述的先進先出存儲器和如果產生所述的第二標記，中斷寫操作；和如果產生所述的第二標記，響應所述的數(shù)據存取裝置的存取請求把寫入所述先進先出存儲器的RAM數(shù)據存取到所述的數(shù)據存取裝置和如果產生所述的第三標記時，中斷存取操作。
6.根據權利要求5的方法，其中，所述的第二區(qū)比所述的存儲區(qū)小1個字節(jié)。
全文摘要
一種RAM數(shù)據傳送裝置，包括RAM；含有預置存儲區(qū)的先進先出存儲器，響應寫啟動信號依次寫入RAM中的RAM數(shù)據，和如RAM數(shù)據寫入比存儲區(qū)要小的第一區(qū)時，產生第一標記，如寫入比存儲區(qū)要小和比第一區(qū)要大的第二區(qū)時，產生第二標記和如果沒有RAM數(shù)據寫入時，產生第三標記；控制器，用于如產生第一標記時，產生寫啟動信號直到產生第二標記；數(shù)據存取電路，用于如產生第二標記時，連續(xù)存取寫入在FIFO存儲器中的RAM數(shù)據直到產生第三標記時為止。
文檔編號G06F12/00GK1163432SQ96112438
公開日1997年10月29日 申請日期1996年10月18日 優(yōu)先權日1996年10月18日
發(fā)明者金起弘 申請人:三星電子株式會社