專利名稱：整流傳送門電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種整流傳送門電路(rectfyingtransfergatecircuit)，更具體地說，涉及一種用于高速邏輯電路、其應(yīng)用電路和其半導(dǎo)體結(jié)構(gòu)中的整流傳送門電路。
一般說來，邏輯電路由許多開關(guān)元件如晶體管和二極管所構(gòu)成。由電流控制的邏輯電路對(duì)作為信號(hào)的電流進(jìn)行處理，而由電壓控制的邏輯電路則對(duì)作為信號(hào)的電壓進(jìn)行處理。由電流控制的邏輯電流只是有限地使用在一些特殊場(chǎng)合，原因是它會(huì)增大電源消耗，其電路設(shè)計(jì)也比由電壓控制的邏輯電路復(fù)雜。
另一方面，由電壓控制的邏輯電路則被廣泛使用。這種壓控邏輯電路中的主要元件是工作穩(wěn)定、電源消耗又較小的場(chǎng)效應(yīng)管，特別是CMOS管。然而，由CMOS管構(gòu)成的邏輯電路需要一個(gè)附加電路使輸入信號(hào)倒相，這樣就會(huì)增大雜散電容和接線長度，而使得信號(hào)延遲時(shí)間和制造成本增大。
因此，本發(fā)明的第一個(gè)目的在于提供一種既簡單又能工作在穩(wěn)定狀態(tài)下的整流傳送門電路。
本發(fā)明的第二個(gè)目的是提供一種由上述的整流傳送門電路聯(lián)結(jié)而成的邏輯電路。
本發(fā)明的第三個(gè)目的是提供一個(gè)由上述的整流傳送門電路聯(lián)結(jié)而成的進(jìn)位邏輯電路。
本發(fā)明的第四個(gè)目的在于提供一種由上述的整流傳送門電路聯(lián)結(jié)而成的加法電路。
本發(fā)明的第五個(gè)目的是提供一種用于實(shí)施這種整流傳送門電路的半導(dǎo)體裝置。
實(shí)現(xiàn)上述的第一個(gè)目的的本發(fā)明的整流傳送門電路包括分別用來接受第一、第二邏輯輸入信號(hào)的第一、第二輸入端，用于提供一個(gè)輸出信號(hào)的輸出端，一個(gè)場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有一個(gè)與上述的第一輸入端相連的源極、一個(gè)與上述的第二輸入端相連的柵極和一個(gè)漏極，以及一個(gè)二極管，該二極管的一端連接上述的場(chǎng)效應(yīng)晶體管的漏極，另一端與上述的輸出端相連。
在上述的整流傳送門電路的一個(gè)實(shí)施例中，其中所述的場(chǎng)效應(yīng)晶體管由一個(gè)NMOS管構(gòu)成，該NMOS管的漏極與上述二極管的負(fù)極相連，上述的輸出端與上述二極管的正極相連。在另一個(gè)實(shí)施例中，其中所述的場(chǎng)效應(yīng)晶體管由一個(gè)PMOS管構(gòu)成，該P(yáng)MOS管的漏極與上述二極管的正極相連，上述的輸入端與上述二極管的負(fù)極相連。
實(shí)現(xiàn)上述的第一目的本發(fā)明的另一種整流傳送門電路包括用來分別接收第一、第二邏輯輸入信號(hào)的第一、第二輸入端，用于提供輸出信號(hào)的一個(gè)輸出端，第一場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有一個(gè)與上述的第一輸入端相連的源極、一個(gè)與上述的第二輸入端相連的柵極以及一個(gè)漏極，第二場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有一個(gè)與上述的第二輸入端相連的源極、一個(gè)與上述的第一輸入端相連的柵極以及一個(gè)與上述的第一場(chǎng)效應(yīng)晶體管的漏極相連的漏極;以及一個(gè)二極管，該二極管的一端與上述的第一和第二場(chǎng)效應(yīng)晶體管的漏極相連，另一端與上述的輸出端相連。
在上述的整流傳送門電路的一個(gè)實(shí)施例中，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二NMOS管構(gòu)成，上述的第一、第二NMOS管的漏極與上述二極管的及極相連，上述的輸出端與上述二極管的正極相連。在另一個(gè)實(shí)施例中，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二PMOS管構(gòu)成，上述的第一、第二PMOS管的漏極連接至上述二極管的正極，上述的輸出端與上述二極管的負(fù)極相連。
實(shí)現(xiàn)本發(fā)明的第一目的的另一種整流發(fā)送門電路包括分別用來接收第一、第二邏輯輸入信號(hào)的第一、第二輸入端;
用于提供輸出信號(hào)的一個(gè)輸出端;
提供一個(gè)參考電位的一個(gè)參考電壓源;
第一場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管有一個(gè)與上述的輸入端相連的源極、一個(gè)與上述的第二輸入端相連的柵極和一個(gè)漏極;
第二場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管有一個(gè)與上述的第二輸入端相連的源極、一個(gè)與上述的第一輸入端相連的柵極和一個(gè)與上述的第一場(chǎng)效應(yīng)晶體管的漏極相連的漏極;
一個(gè)接在上述的第一、第二場(chǎng)效應(yīng)晶體管的漏極以及上述的參考電壓源之間的導(dǎo)電負(fù)載;以及一個(gè)二極管，該二極管的一端與上述的第一、第二場(chǎng)效應(yīng)晶體管的漏極相連，另一端與上述的輸出端相連。
在上述的整流傳送門電路的一個(gè)實(shí)施例中，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二NMOS管構(gòu)成，上述的第一、第二NMOS管的漏極與上述二極管的正極相連，上述的輸出端與上述二極管的負(fù)極相連。在另一個(gè)實(shí)施例中，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二PMOS管構(gòu)成，上述的第一、第二PMOS管的漏極連接至上述二極管的負(fù)極，上述的輸出端與上述二極管的正極相連。
實(shí)現(xiàn)本發(fā)明的第二目的的一種邏輯電路包括用于提供一個(gè)參考電壓的參考電壓源;
用于提供輸出信號(hào)的一個(gè)輸出端;
連接在上述的參考電壓源和輸出端之間的一個(gè)導(dǎo)電負(fù)載;以及至少一個(gè)整流傳送門電路，該整流傳送門電路包括第一、第二輸入端、其柵極分別與上述的第二和第一輸入端相連的第一、第二場(chǎng)效應(yīng)晶體管、以及一個(gè)二極管;該二極管的一端與上述的第一、第二場(chǎng)效應(yīng)晶體管的公共漏極相連，另一端與上述的輸出端相連。
在上述的邏輯電路的一個(gè)實(shí)施例中，其中所述的整流傳送門中的上述第一、第二場(chǎng)效應(yīng)晶體管均由漏極與上述二極管的負(fù)極相連的NMOS管構(gòu)成。在另一個(gè)實(shí)施例中，其中所述的整流傳送門中的上述第一、第二場(chǎng)效應(yīng)晶體管均由漏極與上述二極管的正極相連的PMOS管構(gòu)成。
實(shí)現(xiàn)本發(fā)明的第二目的的另一種邏輯電路包括用于提供參照電位的參考電壓源，用于提供輸出信號(hào)的一個(gè)輸出端，接在上述的參考電壓源和上述的輸出端之間的第一導(dǎo)電負(fù)載，以及至少一個(gè)整流傳送門電路，該整流傳送門包括第一、第二輸入端、其源極分別與上述的第一、第二輸入端相連而柵極則分別與上述的第二、第一輸入端相連的第一、第二場(chǎng)效應(yīng)晶體管、接在上述的第一、第二場(chǎng)效應(yīng)管和上述的參照電壓源之間的第二導(dǎo)電負(fù)載、以及一個(gè)二極管該二極管的一端與上述的第一、第二場(chǎng)效應(yīng)晶體管的公共漏極相連，另一端與上述的輸出端相連。
在上述的邏輯電路的一個(gè)實(shí)施例中，所述的整流傳送門電路中包含的第一、第二晶體管由漏極與上述二極管的正極相連的NMOS晶體管構(gòu)成。在另一個(gè)實(shí)施例中，所述的整流傳送門電路中包含的第一、第二場(chǎng)效應(yīng)晶體管由漏極與上述二極管的負(fù)極相連的PMOS管構(gòu)成。
實(shí)現(xiàn)本發(fā)明的第三目的的邏輯電路包括第一、第二和第三輸入端;
用于提供輸出信號(hào)的一個(gè)輸出端;
正極分別與上述的第一、第二和第三輸入端相連的第一、第二和第三二極管;
第一、第二和第三場(chǎng)效應(yīng)管，它們的源極分別與上述的第一、第二和第三二極管相連，柵極分別與上述的第二、第三和第一輸入端相連，漏極公共地接至上述的輸出端;
用于提供參考電位的一個(gè)參考電壓源;以及接在上述的輸出端和上述的參考電壓源之間的一個(gè)導(dǎo)電負(fù)載。這里所述的第一、第二和第三場(chǎng)效應(yīng)管由NMOS管構(gòu)成。
實(shí)現(xiàn)本發(fā)明的第三目的的另一種進(jìn)位邏輯電路包括第一、第二和第三輸入端;
提供輸出信號(hào)的一個(gè)輸出端;
正極與上述的第一輸入端相連的第一二極管;
正極與上述的第三輸入端相連的第二二極管;
第一場(chǎng)效應(yīng)晶體管，其源極與上述的第一二極管的負(fù)極相連，柵極與上述的第三輸入端相連，漏極與上述的輸出端相連;
第二場(chǎng)效應(yīng)晶體管，其源極與上述的第一二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極與上述的輸出端相連;
第三場(chǎng)效應(yīng)晶體管，其源極與上述的第二二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極與上述的輸出端相連，用于提供參考電壓的參照電壓源，以及接在上述的輸出端和上述的參考電壓源之間的導(dǎo)電負(fù)載。這里所述的第一、第二和第三場(chǎng)效應(yīng)晶體管由NMOS晶體管來構(gòu)成。
實(shí)現(xiàn)本發(fā)明的第四目的的一種加法電路包括第一和第二輸入端;
用來接收進(jìn)位輸入信號(hào)的一個(gè)進(jìn)位輸入端;
用來產(chǎn)生作為相加結(jié)果而得出的一個(gè)和信號(hào)的和信號(hào)輸出端;
用來產(chǎn)生作為相加結(jié)果而得到的一個(gè)進(jìn)位輸出端;
第一、第二場(chǎng)效應(yīng)晶體管，它們的源極分別與上述的第一、第二輸入端相連，柵極與上述的第二、第一輸入端分別相連，漏極則相互連結(jié);
第三、第四場(chǎng)效應(yīng)晶體管，它們的源極分別與上述的第一、第二場(chǎng)效應(yīng)管的漏極和上述的進(jìn)位輸入端相連，柵極分別與上述的進(jìn)位輸入端和上述的第一、第二場(chǎng)效應(yīng)晶體管的漏極相連，漏極則一起連至上述的和信號(hào)輸出端;
正極與上述的進(jìn)位輸入端相連的第一二極管;
正極與上述的第一輸入端相連的第二二極管;
第五場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管的源極連至上述的第一二極管的負(fù)極，柵極連至上述的第一輸入端，漏極則與上述的和信號(hào)輸出端相耦合;
第六場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管的源極與上述的第一二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極接至上述的和信號(hào)輸出端;以及第七場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管的源極與上述的第二二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極則與上述的和信號(hào)輸出端相連。這里所述的第一至第七場(chǎng)效應(yīng)晶體管由NMOS管來構(gòu)成。
實(shí)現(xiàn)本發(fā)明的第五個(gè)目的的一種半導(dǎo)體裝置包括一個(gè)半導(dǎo)體基底;
互相隔開地形成在上述的半導(dǎo)體基底上的第一、第二和第三摻雜區(qū)，這三個(gè)摻雜區(qū)均具有第一導(dǎo)電率;
在上述的第一、第二摻雜區(qū)之間形成的第一晶體管溝道;
在上述的第二、第三摻雜區(qū)之間形成的第二晶體管溝道;
在上述的第摻雜區(qū)中形成的、具有與上述的第一導(dǎo)電率相反的第二導(dǎo)電率的第四摻雜區(qū);
在上述的第一晶體管溝道上形成的第一柵電極，中間隔有一層第一柵極絕緣膜;
在上述的第二晶體管溝道上形成的第二柵電極，中間隔有一層第二柵極絕緣膜;
在上述的第一摻雜區(qū)上形成的第一電極層，在上述的第三摻雜區(qū)上形成的第二電極層，以及在上述的第四摻雜區(qū)上形成的第三電極層。
實(shí)現(xiàn)本發(fā)明的第五目的的另一種半導(dǎo)體裝置包括一個(gè)半導(dǎo)體基底，在上述半導(dǎo)體基底上形成的、具有第一導(dǎo)電率的第一摻雜區(qū)，在上述的第一摻雜區(qū)中形成的、具有與上述的第一導(dǎo)電率相反的第二導(dǎo)電率的第二摻雜區(qū)，在上述的半導(dǎo)體基底上形成的、具有使上述的第二摻雜區(qū)曝露的開口的中介絕緣層;
用于填充上述開口而形成的導(dǎo)電材料層;
在上述的導(dǎo)電材料層上形成的、具有與上述的第二摻雜區(qū)相同的導(dǎo)電率的第三摻雜區(qū);
分別在上述的第三摻雜區(qū)的兩側(cè)形成的第一、第二晶體管通道，在上述的第一晶體管溝道的外側(cè)形成的、具有和上述的第三摻雜區(qū)相同的導(dǎo)電率第四摻雜區(qū)，在上述的第二晶體管溝道的外側(cè)形成的、具有與上述的第三摻雜區(qū)相同的導(dǎo)電率的第五摻雜區(qū)，分別在上述的第一、第二晶體管溝道上形成的、中間隔有柵絕緣膜的第一、第二柵電極，分別在上述的第四和第五摻雜區(qū)上形成的第一、第二電極層，以及在上述的第三摻雜層上形成的第三電極層。這里所述的導(dǎo)電材料層包括一個(gè)金屬層。
通過下面參照附圖對(duì)本發(fā)明的一個(gè)最佳實(shí)施例所作的詳細(xì)描述，本發(fā)明的上述目的和其他一些優(yōu)點(diǎn)將變得更為明顯。附圖中，

圖1.是表示本發(fā)明的整流傳送門電路的第一實(shí)施例的電路圖。
圖2.是表示本發(fā)明的整流傳送門電路的第二實(shí)施例的電路圖。
圖3.是表示本發(fā)明的整流傳送門電路的第三實(shí)施例的電路圖。
圖4.是表示本發(fā)明的整流傳送門電路的第四實(shí)施例的電路圖。
圖5.是根據(jù)本發(fā)明的第五實(shí)施例而形成的整流傳送門電路的電路圖。
圖6.是表示本發(fā)明的整流傳送門電路的第六實(shí)施例的電路圖。
圖7.是表示本發(fā)明的邏輯電路的第一實(shí)施例的方框圖。
圖8.是表示本發(fā)明的邏輯電路的第二實(shí)施例的方框圖。
圖9.是表示本發(fā)明的進(jìn)位邏輯電路的第一實(shí)施例的電路圖。
圖10.是表示本發(fā)明的進(jìn)位邏輯電路的第二實(shí)施例的電路圖。
圖11至圖13.示出了本發(fā)明中的幾個(gè)加法器的電路圖。
圖14.是表示本發(fā)明的半導(dǎo)體結(jié)構(gòu)的第一實(shí)施例的剖視圖。
圖15.是表示本發(fā)明的半導(dǎo)體結(jié)構(gòu)的第二實(shí)施例的剖視圖。
圖1是本發(fā)明的整流傳送門電路的第一實(shí)施例的電路圖，該整流傳送門電路包括輸入端I1和I2、輸出端T1、一個(gè)NMOS管M1和一個(gè)二極管D1。
圖1中，輸入端I1接至NMOS管M1的源極，輸入端I2則接至NMOS管M1的柵極。該NMOS管M1的漏極與二極管D1的負(fù)極相連，二極管D1的正極與輸出端T1相連。輸入端I1和I2分別接收第一邏輯輸入信號(hào)和第二邏輯輸入信號(hào)。當(dāng)?shù)诙壿嬢斎胄盘?hào)為邏輯“高”狀態(tài)時(shí)，NMOS管M1導(dǎo)通，從而使第一邏輯輸入信號(hào)傳送至漏極;當(dāng)?shù)诙壿嬢斎胄盘?hào)為邏輯“低”時(shí)，NMOS管M1截止，漏極即處于高阻狀態(tài)下。當(dāng)輸出端T1的電位比NMOS管M1的漏極上的電位高出二極管閾值電壓(即0.7v)或更多時(shí)，二極管D1導(dǎo)通;否則，二極管D1則截止。
圖2是本發(fā)明的整流傳送門電路的第二實(shí)施例的電路圖，該整流傳送門電路包括輸入端I3和I4、輸出端T2、一個(gè)PMOS管M2和一個(gè)二極管D2。
參照?qǐng)D2，輸入端I3與PMOS管M2的源極相連，輸入端I4與PMOS管M2的柵極相連。PMOS管M2的漏極接至二極管D2的正極，二極管D2的負(fù)極則接至輸出端T2。輸入端I3和I4分別接收第一邏輯輸入信號(hào)和第二邏輯輸入信號(hào)。當(dāng)?shù)诙壿嬢斎胄盘?hào)處于邏輯“低”狀態(tài)時(shí)，PMOS管M2導(dǎo)通，第一邏輯輸入信號(hào)被傳送至漏極，反之，PMOS管M2則截止，使得PMOS管M2的漏極處于高阻狀態(tài)。當(dāng)PMOS管M2的漏極電位比輸出端T2的電位高出二極管的閾值電壓或更多時(shí)，二極管D2導(dǎo)通，反之則截止。
圖3是本發(fā)明的整流傳送門電路的第三實(shí)施例。圖3中的整流傳送門電路包括輸入端I5和I6、輸出端T3、NMOS管M3和M4以及二極管D3。
圖3中，NMOS管M3的源極接至輸入端I5，該NMOS管M3的柵極接至輸入端I6，漏極接至二極管D3的負(fù)極。相應(yīng)地，NMOS管M4的源極接至輸入端I6，柵極接至輸入端I5。NMOS管M3、M4的漏極一起接至二極管D3的負(fù)極。輸入端I5、I6分別接收第一邏輯輸入信號(hào)和第二邏輯輸入信號(hào)。當(dāng)?shù)诙壿嬢斎胄盘?hào)為“高”時(shí)，NMOS管M3導(dǎo)通，從而將第一邏輯輸入信號(hào)傳送至NMOS管M3的漏極;當(dāng)?shù)谝贿壿嬢斎胄盘?hào)為“高”時(shí)，NMOS管M4導(dǎo)通，從而把第二邏輯輸入信號(hào)傳送至NMOS管M4的漏極。這里，NMOS管M3和M4的漏極是連接在一起的，它們的邏輯狀態(tài)根據(jù)第一和第二邏輯輸入信號(hào)總結(jié)在下面的表1中。
表1
當(dāng)公共漏極的電位比輸出端T3的電位低并且低出的幅度為二極管的值電壓或更大時(shí)，二極管D3則導(dǎo)通，反之則截止。
圖4是本發(fā)明的整流傳送門電路的第四實(shí)施例的電路圖，圖中的整流傳送門電路包括輸入端I7和I8、輸出端T4、PMOS管M5和M6以及一個(gè)二極管D4。
圖4中，PMOS管M5的源極接至輸入端I7，柵極接至輸入端I8，漏極接至二極管D4的正極。相應(yīng)地，PMOS管M6的源極接至輸入端I8，柵極接至輸入端I7。PMOS管M5和M6的漏極一起接至二極管D4的正極。輸入端I7和I8分別接收第一邏輯輸入信號(hào)和第二邏輯輸入信號(hào)。當(dāng)?shù)诙壿嬢斎胄盘?hào)為“低”時(shí)，PMOS管M5導(dǎo)通，將第一邏輯輸入信號(hào)傳送至PMOS管M5的漏極。當(dāng)?shù)谝贿壿嬢斎胄盘?hào)為“低”時(shí)，PMOS管M6導(dǎo)通，將第二邏輯輸入信號(hào)傳送至PMOS管M6的漏極。這里，PMOS管M5、M6的漏極是連結(jié)在一起的，它們的邏輯狀態(tài)根據(jù)第一、第二邏輯輸入信號(hào)總結(jié)于下面的表2中。
表2
當(dāng)公共漏極上的電位比輸出端T4上的電位高出二極管的閾值電壓或者更多時(shí)，二極管D4導(dǎo)通，反之則截止。
圖5是本發(fā)明的整流傳送門電路的第五實(shí)施例的電路圖，圖中的整流傳送門電路包括輸入端I9和I10、輸出端T5、NMOS管M7和M8、參考電壓源Vcc，導(dǎo)電負(fù)載R1以及二極管D5。
圖5中，NMOS管M7的源極與輸入端I9相連，柵極與輸入端I10相連，漏極則與二極管D5的正極相連。相應(yīng)地，NMOS管M8漏極與輸入端I10相連，柵極與輸入端I9相連。NMOS管M7和M8的漏極一起接至二極管D5的正極。二極管D5的陰極接至輸出端T5。導(dǎo)電負(fù)載R1接在NMOS管M7和M8的公共漏極和參考電壓源Vcc之間。
當(dāng)NMOS管M7和M8的公共漏極的電位比輸出端T5的電位高出二極管的閾值電壓或者更多時(shí)，二極管D5導(dǎo)通;反之，二極管D5將截止。
該整流傳送門電路還包括一個(gè)接在NMOS管M7和M8的公共漏極和參考電壓源Vcc(典型情況下為邏輯“高”電平)之間的導(dǎo)電負(fù)載R1，使得NMOS管M7和M8的開路狀態(tài)比較穩(wěn)定，從而提高響應(yīng)速度，這種電路的性能是隨導(dǎo)電負(fù)載的電特性而變化的。導(dǎo)電負(fù)載可以是電阻、耗盡型場(chǎng)效應(yīng)管或恒流源。這里，最好使用恒流源。
圖6是本發(fā)明的整流傳送門電路的第六實(shí)施例的電路圖，圖中的整流傳送門電路包括輸入端I11和I12、輸出端T6、PMOS管M9和M10、參考電壓源Vss、導(dǎo)電負(fù)載R2以及二極管D6。
圖6中，PMOS管M9的源極與輸入端I11相連，柵極與輸入端I12相連，漏極則與二極管D6的負(fù)極相連。相應(yīng)地，PMOS管M10的源極接至輸入端I12，柵極接至輸入端I11。PMOS管M9和M10的漏極一起接至二極管D6的陰極。導(dǎo)電負(fù)載R2接在參照電位Vss(典型情況下為地電位)和PMOS管M9和M10的公共漏極之間，輸出端T6與二極管D6的正極相連。
當(dāng)輸出端T6的電位比PMOS管M9和M10的公共漏極的電位要高且高出的幅度為二極管的閾值電壓或者更大時(shí)，二極管D6導(dǎo)通;反之，二極管D6則截止。
該整流傳送門電路還包括接在PMOS管M9和M10的公共漏極和參考電壓源Vss之間的導(dǎo)電負(fù)載R2，使PMOS管M9和M10的開路狀態(tài)趨于穩(wěn)定，并且提高響應(yīng)速度。
圖7是表示本發(fā)明的邏輯電路的第一實(shí)施例的方框圖。圖中包括一個(gè)用于提供通常對(duì)應(yīng)于邏輯“高”電平的電壓的參考電壓源Vcc、輸出端T7、一個(gè)接在參照電壓Vcc和和輸出端T7之間的導(dǎo)電負(fù)載R3以及多個(gè)雙輸入整流傳送門電路501、502和503。
圖7中的雙輸入整流傳送門電路501、502和503中的每一個(gè)對(duì)應(yīng)于圖3和圖6中所示的整流傳送門電路。
如果電路501、502和503對(duì)應(yīng)于圖3，則輸出T7的情況是(1)當(dāng)送給這些雙輸入整流傳送門電路的任何一對(duì)輸入信號(hào)相互不同即一位為“高”另一位為“低”時(shí)，輸出端為邏輯“低”;(2)不然的話，輸出端為邏輯“高”。
與此同時(shí)，如果電路501、502和503對(duì)應(yīng)于圖6時(shí)，輸出端T7的情況是(1)送給這些雙輸入整流傳送門電路的任何一對(duì)輸入均為邏輯“低”時(shí)，輸出端為邏輯“低”，(2)不然的話，邏輯端為邏輯“高”。
圖8是表示本發(fā)明的邏輯電路的第二實(shí)施例的方框圖。圖中包括一個(gè)用于提供通常對(duì)應(yīng)于地”電位的電壓的參考電壓源Vss、輸入端T8、一個(gè)接在參照電壓源Vss和輸出端T8之間的導(dǎo)電負(fù)載R4以及多個(gè)雙輸入整流傳送門電路(601、602和603。
圖8中的雙輸入整流傳送門電路601、602和603中的每一個(gè)對(duì)應(yīng)于圖4或圖5中所示的整流傳送門電路。
如果電路601、602和603對(duì)應(yīng)于圖4，則輸出T7的情況是(1)當(dāng)送給這些雙輸入整流傳送門電路的任何一對(duì)輸入信號(hào)相互不同即一位為“高”另一位為“低”時(shí)，輸出端為邏輯“高”;(2)不然的話，輸出端為邏輯“低”。
與此同時(shí)，如果電路601、602和603對(duì)應(yīng)于圖5時(shí)，輸出端T7的情況是(1)送給這些雙輸入整流傳送門電路的任何一對(duì)輸入均為邏輯“高”時(shí)，輸出端為邏輯“高”，(2)不然的話，邏輯端為邏輯“低”。
圖9是本發(fā)明的進(jìn)位邏輯電路的第一實(shí)施例的電路圖，圖中的進(jìn)位邏輯電路包括三個(gè)輸入端I13、I14、I15、輸出端T9、導(dǎo)電負(fù)載R5，三個(gè)二極管D7、D8、D9，三個(gè)NMOS管M11、M12、M13和一個(gè)對(duì)應(yīng)于地電位的參考電壓源Vss。
三極管D7、D8、D9的正極分別接至輸入端I13、I14和I15，NMOS管M11、M12、M13的源極分別與二極管D7、D8、D9的負(fù)極相連，它們的柵極分別與輸入端I14、I15和I13相連，漏極則一起接至輸出端T9。導(dǎo)電負(fù)載R5接在輸出端T9和參考電壓源Vss之間，以提高響應(yīng)速度。
在該進(jìn)位電路中，二個(gè)輸入端中的每一個(gè)接收一個(gè)待加的輸入信號(hào)。另一個(gè)輸入端則接受進(jìn)位輸入信號(hào)。假如那二個(gè)輸入信號(hào)標(biāo)記為SA和SB，則輸出端T9產(chǎn)生的邏輯結(jié)果為(SA＊SB)+(SB＊SC)+(SC＊SA)。該式中，“+”表示邏輯“或”運(yùn)算，而“＊”表示邏輯“與”運(yùn)算。
圖10是本發(fā)明的進(jìn)位邏輯電路的第二實(shí)施例的電路圖，它包括三個(gè)輸入端I16、I17和I18、輸出端T10、參考電壓源Vss，二個(gè)二極管D10和D11、三個(gè)PMOS管M14、M15和M16以及一個(gè)導(dǎo)電負(fù)載R6。
下面參照?qǐng)D10，二極管10的正極連接至輸入端I16，二極管11的正極連接至輸入端118。對(duì)于PMOS管M14而言，其源極與二極管D14的負(fù)極相連，柵極接至輸入端118，漏極接至輸出端T10。PMOS管M15的源極與二極管D10的負(fù)極相連，柵極接至輸入端117，漏極與輸出端T10相連。PMOS管M16的源極與二極管D11的負(fù)極相連，柵極與輸入端I17相連，漏極與輸出端T10相連。導(dǎo)電負(fù)載R6接在輸出端與對(duì)應(yīng)于邏輯“低”電平的參照電壓源之間。
這種進(jìn)位邏輯電路與圖9中所示的進(jìn)位邏輯電路一樣，二個(gè)輸入端中的每一個(gè)均接受待加在一起的一個(gè)輸入信號(hào)，另一個(gè)輸入端接收一個(gè)進(jìn)位輸入信號(hào)。這里，輸出端T10產(chǎn)生的邏輯結(jié)果為(SA
SB)+(SB
SC)+(SC
SA)。
圖11至圖13示出了本發(fā)明的幾個(gè)加法器的電路圖，這幾個(gè)加法器每一個(gè)均采用了圖10所示的進(jìn)位邏輯電路。
參照?qǐng)D11，輸入端SA和SB接受待加的二個(gè)輸入信號(hào)，進(jìn)位輸入端SC接收進(jìn)位輸入信號(hào)。NMOS管Q1和Q2構(gòu)成一個(gè)“異或”門G1，NMOS管Q3和Q4則構(gòu)成“異或”門G2。異或門G1產(chǎn)生的邏輯結(jié)果為SA SB，異或門G2產(chǎn)生的邏輯結(jié)果為SA
SB
SC，這里的“
”表示邏輯異或運(yùn)算。PMOS管Q8、NMOS管Q13和倒相放大器1NV2構(gòu)成進(jìn)位輸出信號(hào)的輸出緩沖器，PMOS管Q9、NMOS管Q12以及倒相放大器INV1構(gòu)成總和信號(hào)的輸出放大器。這里，PMOS管M8和NMOS管Q13構(gòu)成了一個(gè)倒相器，因而倒相放大器1NV2的輸出等于經(jīng)放大了的進(jìn)位輸出信號(hào)。相應(yīng)地，PMOS管Q9和NMOS管Q12也構(gòu)成了一個(gè)倒相器，因而倒相放大器INV1的輸出等于放大了的總和信號(hào)。NMOS管Q15的柵極接收進(jìn)位復(fù)位信號(hào)RE，這是一個(gè)“低”有效的信號(hào)。因此，當(dāng)該進(jìn)位復(fù)位信號(hào)RE為“低”時(shí)，NMOS管Q15截止，使得NMOS管Q14的柵極處于邏輯“高”狀態(tài)，從而使Q14導(dǎo)通。因此，N1點(diǎn)被復(fù)位至邏輯“低”狀態(tài)。為了在執(zhí)行加法運(yùn)算期間高速地傳送輸入信號(hào)和進(jìn)位輸入信號(hào)，這種復(fù)位操作是在加法運(yùn)算即將開始之前才進(jìn)行的。
PMOS管Q10的柵極上加有電源控制信號(hào)PW。如果該電源控制信號(hào)‘PW’為“高”，則PMOS管Q10導(dǎo)通，PMOS管Q5、Q7、Q8、Q9和Q11的柵極均被加上邏輯“高”信號(hào)，使這些晶體管導(dǎo)通，從而使來自參考電壓源Vcc的功率加到電路中去。同時(shí)，如果電源控制信號(hào)PW為“低”，則PMOS管Q10截止，電源即被切斷。
PMOS管Q11、電阻R7和連接成二極管形式的PMOS管Q16起到一個(gè)恒流源電路的作用，其中電流通過PMOS管Q11和電阻R7送向PMOS管Q15，從而穩(wěn)定地執(zhí)行進(jìn)位復(fù)位操作。
在圖12中，閂鎖門電路G3包括輸入端與NMOS管Q12的漏極相連的倒相放大器INV3、輸入端與倒相放大器INV3的輸出端相連的倒相放大器INV4和一個(gè)NMOS管Q17。NMOS管Q17的源極和漏極分別與倒相放大器INV3的輸入端和倒相放大器INV4的輸出端相連，其柵極接收一個(gè)閂鎖控制信號(hào)LT。該閂鎖門電路G3在閂鎖控制信號(hào)LT為高時(shí)鎖存和信號(hào)，從而減少了把電源供給加法器所需的時(shí)間。
PMOS管Q18的柵極加有進(jìn)位清除信號(hào)RE。因此，當(dāng)該進(jìn)位清除信號(hào)為“低”時(shí)，PMOS管Q18導(dǎo)通。這里，C1起到加速電容的作用，它在清除操作期間迅速地增加NMOS管Q15的漏極電壓，從而大大地減少了結(jié)點(diǎn)NI的放電時(shí)間。
圖13中示出了本發(fā)明的加法電路的又一實(shí)施，具體地說是示出了連接成兩級(jí)串聯(lián)結(jié)構(gòu)的兩個(gè)加法電路。
圖13中，異或門G4產(chǎn)生輸入信號(hào)SA和SB的第一和信號(hào)，異或門G5產(chǎn)生輸入信號(hào)SA′、SB′和第一進(jìn)位輸出信號(hào)CC的第二和信號(hào)。進(jìn)位邏輯電路CL對(duì)于輸入信號(hào)SA和SB產(chǎn)生第一進(jìn)位輸出信號(hào)，而進(jìn)位邏輯電路CL′則對(duì)于輸入信號(hào)SA′、SB′和第一進(jìn)位輸出信號(hào)CC產(chǎn)生一個(gè)第二進(jìn)位輸出信號(hào)CC′。恒流源IS1和IS2使相應(yīng)的加法器的進(jìn)位輸出穩(wěn)定化。恒流源IS3、倒相放大器INVS和NMOS管Q19起到進(jìn)位輸出信號(hào)緩沖器或者級(jí)間放大器的作用。這里，本發(fā)明中的進(jìn)位邏輯電路每階均產(chǎn)生一個(gè)(對(duì)應(yīng)于晶體管閾值電壓的)電壓降，因此幾階提供一個(gè)級(jí)間放大器，而不是每級(jí)都提供。
上面描述的整流傳送門電路可以通過在分離的區(qū)域中形成場(chǎng)效應(yīng)管和二極管然后通過導(dǎo)線互相連接來簡單地加以實(shí)現(xiàn)。但這一結(jié)構(gòu)有一個(gè)問題，就是二極管的尺寸增大時(shí)，所需的區(qū)域也增大，雜散電容也隨之增大，從而工作速度降低。
因此，為了提高集成密度同時(shí)為了降低雜散電容，最好制成例如如圖14或15中所示的半導(dǎo)體裝置。
圖14示出了本發(fā)明的半導(dǎo)體結(jié)構(gòu)的第一實(shí)施例的一個(gè)剖視圖。
圖14中，為了確定激活區(qū)和絕緣區(qū)，在半導(dǎo)體基底301上有選擇地形成了一個(gè)場(chǎng)絕緣層302。在激活區(qū)內(nèi)又形成互相隔開的摻雜區(qū)303、304和307。這里的摻雜區(qū)303、304和307都具有相同的導(dǎo)電率，在摻雜區(qū)303和307之間形成了一個(gè)晶體管溝道305，在摻雜區(qū)307和304之間也形成了一個(gè)晶體管溝道306。在摻雜區(qū)307中還形成了一個(gè)具有與摻雜區(qū)307相比相反的導(dǎo)電率的摻雜區(qū)308。柵電極311形成在晶體管通道305上，中間隔了一個(gè)柵極絕緣膜;柵電極312形成在晶體管溝道306上，中間也隔有一個(gè)柵極絕緣膜。摻雜區(qū)303的表面形成了電極層313，摻雜區(qū)304的表面則形成了電極層315。在柵電極311和312之上，還形成了一個(gè)絕緣層316，該絕緣層316具有使電極層313、315和摻雜層308暴露的窗口。摻雜區(qū)308之上形成了電極層314，該電極層314通過絕緣層316與柵電極311和312實(shí)現(xiàn)電絕緣。
在該結(jié)構(gòu)中，圖3和圖4中的整流傳送門電路中的一個(gè)晶體管由摻雜區(qū)303、晶體管溝道305、摻雜區(qū)307、柵絕緣膜309和柵電極311構(gòu)成，另一個(gè)晶體管則由摻雜區(qū)304、晶體管溝道306、摻雜區(qū)307、柵絕緣膜310和柵電極312構(gòu)成。這里的摻雜區(qū)307起到二個(gè)MOS管的公共漏極的作用。另外，摻雜區(qū)307和308構(gòu)成了二極管。圖3和圖4中所示的整流傳送門電路的輸出端都由電極層314構(gòu)成，二個(gè)輸入端分別由電極層313和315構(gòu)成。
如附圖中所示，整流傳送門電路中的二極管由起著公共漏極作用的摻雜區(qū)及其毗鄰的摻雜區(qū)構(gòu)成，因而不需要附加區(qū)域來形成二極管。
圖15是本發(fā)明的半導(dǎo)體結(jié)構(gòu)的第二實(shí)施例的剖面圖。
參照?qǐng)D15。在半導(dǎo)體基底400上形成了一個(gè)摻雜區(qū)401，在摻雜區(qū)401中又形成了一個(gè)導(dǎo)電特性與之相反的摻雜區(qū)。在摻雜區(qū)401和402以及半導(dǎo)體基底400的表面形成了一個(gè)中介絕緣層，該中介絕緣層上有開口，使摻雜區(qū)402的表面曝露。導(dǎo)電材料層404上形成了一個(gè)半導(dǎo)體層，以形成電路元件。
在半導(dǎo)體層中，摻雜層407、晶體管溝道405、摻雜區(qū)408、晶體管溝道406以及摻雜區(qū)409依次橫向排列，其中摻雜區(qū)408被設(shè)置在導(dǎo)電材料層404上。
柵電極413被設(shè)置在晶體管溝道405上，中間隔有一層?xùn)艠O絕緣膜;柵電極414設(shè)置在晶體管溝道406上，中間也隔有一層?xùn)艠O絕緣膜。此外，電極層410、411和412分別形成在摻雜區(qū)407、408和409中。
在該結(jié)構(gòu)中，摻雜區(qū)401和402構(gòu)成了一個(gè)二極管，摻雜區(qū)408構(gòu)成個(gè)二個(gè)MOS管的公共漏極，摻雜區(qū)407和409則分別構(gòu)成二個(gè)MOS管的源極。導(dǎo)電材料層404起到使MOS管的公共漏極與二極管相連的導(dǎo)線的作用，電極層410、411和412則分別構(gòu)成二個(gè)輸入端和一個(gè)輸出端。
圖14和15中所示的半導(dǎo)體裝置的柵電極可以通過包含一個(gè)硅化物層來實(shí)現(xiàn)。由Ti、Mo或W等金屬形成的硅化物層可以用于NMOS管，而由二等金屬形成的硅化物層則可以用于PMOS管。
如上所述，本發(fā)明中的整流傳送門電路可以以少量的電路元件來實(shí)現(xiàn)，其應(yīng)用電路中不希望有的循環(huán)電流亦可消除。信號(hào)延遲減少，制造成本下降。此外，在這種整流傳送門電路的應(yīng)用電路中，因不希望有的循環(huán)電流造成的故障也可避免。
雖然本發(fā)明是結(jié)合少數(shù)幾個(gè)特定的實(shí)施例進(jìn)行描述的，但是很顯然，本技術(shù)領(lǐng)域內(nèi)的熟練人員在上面的描述的示教下可以對(duì)本發(fā)明作出許多變型、修改和變化。此外，MOS晶體管的源極和漏極可以互換而實(shí)現(xiàn)相同的電路操作。
因此，本發(fā)明應(yīng)視為包括落入后面的權(quán)利要求的精神和范圍中的所有上述的變型、修改和變化。另外，后面的權(quán)利要求書中的漏極和源極也應(yīng)該被解釋成是可以互換的。
權(quán)利要求
1.一種整流傳送門電路，包括分別用來接受第一、第二邏輯輸入信號(hào)的第一、第二輸入端，用于提供一個(gè)輸出信號(hào)的輸出端，一個(gè)場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有一個(gè)與上述的第一輸入端相連的源極、一個(gè)與上述的第二輸入端相連的柵極和一個(gè)漏極，以及一個(gè)二極管，該二極管的一端連接上述的場(chǎng)效應(yīng)晶體管的漏極，另一端與上述的輸出端相連。
2.根據(jù)權(quán)利要求1的整流傳送門電路，其中所述的場(chǎng)效應(yīng)晶體管由一個(gè)NMOS管構(gòu)成，該NMOS管的漏極與上述二極管的負(fù)極相連，上述的輸出端與上述二極管的正極相連。
3.根據(jù)權(quán)利要求1的整流傳送門電路，其中所述的場(chǎng)效應(yīng)晶體管由一個(gè)PMOS管構(gòu)成，該P(yáng)MOS管的漏極與上述二極管的正極相連，上述的輸出端與上述二極管的負(fù)極相連。
4.一種整流傳送門電路，包括用來分別接收第一、第二邏輯輸入信號(hào)的第一、第二輸入端，用于提供輸出信號(hào)的一個(gè)輸出端，第一場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有一個(gè)與上述的第一輸入端相連的源極、一個(gè)與上述的第二輸入端相連的柵極以及一個(gè)漏極，第二場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有一個(gè)與上述的第二輸入端相連的源極、一個(gè)與上述的第一輸入端相連的柵極以及一個(gè)與上述的第一場(chǎng)效應(yīng)晶體管的源極相連的漏極;以及一個(gè)二極管，該二極管的一端與上述的第一和第二場(chǎng)效應(yīng)晶體管的漏極相連，另一端與上述的輸出端相連。
5.根據(jù)權(quán)利要求4的整流傳送門電路，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二NMOS管構(gòu)成，上述的第一、第二NMOS管的漏極與上述二極管的負(fù)極相連，上述的輸出端與上述二極管的正極相連。
6.根據(jù)權(quán)利要求4的整流傳送門電路，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二PMOS管構(gòu)成，上述的第一、第二PMOS管的漏極連接至上述二極管的正極，上述的輸出端與上述二極管的負(fù)極相連。
7.一種整流傳送門電路，包括分別用來接收第一、第二邏輯輸入信號(hào)的第一、第二輸入端;用于提供輸出信號(hào)的一個(gè)輸出端;提供一個(gè)參考電位的一個(gè)參考電壓源;第一場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管有一個(gè)與上述的輸入端相連的源極、一個(gè)與上述的第二輸入端相連的柵極和一個(gè)漏極;第二場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管有一個(gè)與上述的第二輸入端相連的源極、一個(gè)與上述的第一輸入端相連的柵極和一個(gè)與上述的第一場(chǎng)效應(yīng)晶體管的漏極相連的漏極;一個(gè)接在上述的第一、第二場(chǎng)效應(yīng)晶體管的漏極以及上述的參考電壓源之間的導(dǎo)電負(fù)載;以及一個(gè)二極管，該二極管的一端與上述的第一、第二場(chǎng)效應(yīng)晶體管的漏極相連，另一端與上述的輸出端相連。
8.根據(jù)權(quán)利要求7的整流傳送門電路，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二NMOS管構(gòu)成，上述的第一、第二NMOS管的漏極與上述二極管的正極相連，上述的輸出端與上述二極管的負(fù)極相連。
9.根據(jù)權(quán)利要求7的整流傳送門電路，其中所述的第一、第二場(chǎng)效應(yīng)晶體管分別由第一、第二PMOS管構(gòu)成，上述的第一、第二PMOS管的漏極連接至上述二極管的負(fù)極，上述的輸出端與上述二極管的正極相連。
10.一種邏輯電路，包括用于提供一個(gè)參考電壓的參考電壓源;用于提供輸出信號(hào)的一個(gè)輸出端;連接在上述的參考電壓源和輸出端之間的一個(gè)導(dǎo)電負(fù)載;以及至少一個(gè)整流傳送門電路，該整流傳送門電路包括第一、第二輸入端、其柵極分別與上述的第二和第一輸入端相連的第一、第二場(chǎng)效應(yīng)晶體管、以及一個(gè)二極管;該二極管的一端與上述的第一、第二場(chǎng)效應(yīng)晶體管的公共漏極相連，另一端與上述的輸出端相連。
11.根據(jù)權(quán)利要求10的邏輯電路，其中所述的整流傳送門中的上述第一、第二場(chǎng)效應(yīng)晶體管均由漏極與上述二極管的負(fù)極相連的NMOS管構(gòu)成。
12.根據(jù)權(quán)利要求10的邏輯電路，其中所述的整流傳送門中的上述的第一、第二場(chǎng)效應(yīng)晶體管均由漏極與上述二極管的正極相連的PMOS管構(gòu)成。
13.一種邏輯電路，包括用于提供參照電位的參考電壓源，用于提供輸出信號(hào)的一個(gè)輸出端，接在上述的參考電壓源和上述的輸出端之間的第一導(dǎo)電電阻，以及至少一個(gè)整流傳送門電路，該整流傳送門包括第一、第二輸入端、其源極分別與上述的第一、第二輸入端相連而柵極則分別與上述的第二、第一輸入端相連的第一、第二場(chǎng)效應(yīng)晶體管、接在的第一、第二場(chǎng)效應(yīng)管和上述的參照電壓源之間的第二導(dǎo)電負(fù)載、以及一個(gè)二極管;該二極管的一端與上述的第一、第二場(chǎng)效應(yīng)晶體管的公共漏極相連，另一端與上述的輸出端相連。
14.根據(jù)權(quán)利要求13的邏輯電路，其中所述的整流傳送門電路中包含的第一、第二場(chǎng)效應(yīng)晶體管由漏極與上述二極管的正極相連的NMOS晶體管構(gòu)成。
15.根據(jù)權(quán)利要求13的邏輯電路，其中所述的整流傳送門電路中包含的第一、第二場(chǎng)效應(yīng)晶體管由漏極與上述二極管的負(fù)極相連的PMOS管構(gòu)成。
16.一種進(jìn)位邏輯電路，包括第一、第二和第三輸入端;用于提供輸出信號(hào)的一個(gè)輸出端;正極分別與上述的第一、第二和第三輸入端相連的第一、第二和第三二極管;第一、第二和第三場(chǎng)效應(yīng)管，它們的源極分別與上述的第一、第二和第三二極管相連，柵極分別與上述的第二、第三和第一輸入端相連，漏極公共地接至上述的輸出端;用于提供參考電位的一個(gè)參考電壓源;以及接在上述的輸出端和上述的參考電壓源之間的一個(gè)導(dǎo)電負(fù)載。
17.根據(jù)權(quán)利要求16的進(jìn)位邏輯電路，其中上述的第一、第二和第三場(chǎng)效應(yīng)管由NMOS管構(gòu)成。
18.一種進(jìn)位邏輯電路，包括第一、第二和第三輸入端;提供輸出信號(hào)的一個(gè)輸出端;正極與上述的第一輸入端相連的第一二極管;正極與上述的第三輸入端相連的第二二極管;第一場(chǎng)效應(yīng)晶體管，其源極與上述的第一二極管的負(fù)極相連，柵極與上述的第三輸入端相連，漏極與上述的輸出端相連;第二場(chǎng)效應(yīng)晶體管，其源極與上述的第一二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極與上述的輸出端相連;第三場(chǎng)效應(yīng)晶體管，其源極與上述的第二二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極與上述的輸出端相連，用于提供參考電壓的參照電壓源，以及接在上述的輸出端和上述的參考電壓源之間的導(dǎo)電負(fù)載。
19.根據(jù)權(quán)利要求18的進(jìn)位邏輯電路，其中所述的第一、第二和第三場(chǎng)效應(yīng)晶體管由NMOS晶體管來構(gòu)成。
20.一種加法電路，包括第一和第二輸入端;用來接收進(jìn)位輸入信號(hào)的一個(gè)進(jìn)位輸入端;用來產(chǎn)生作為相加結(jié)果而得出的一個(gè)和信號(hào)的和信號(hào)輸出端;用來產(chǎn)生作為相加結(jié)果而得到的一個(gè)進(jìn)位輸出端;第一、第二場(chǎng)效應(yīng)晶體管，它們的源極分別與上述的第一、第二輸入端相連，柵極與上述的第二、第一輸入端分別相連，漏極則相互連結(jié)，第三、第四場(chǎng)效應(yīng)晶體管，它們的源極分別與上述的第一、第二場(chǎng)效應(yīng)管的漏極和上述的進(jìn)位輸入端相連，柵極分別與上述的進(jìn)位輸入端和上述的第一、第二場(chǎng)效應(yīng)晶體管的漏極相連，漏極則一起連至上述的和信號(hào)輸出端;正極與上述的進(jìn)位輸入端相連的第一二極管;正極與上述的第一輸入端相連的第二二極管;第五場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管的源極連至上述的第一二極管的負(fù)極，柵極連至上述的第一輸入端，漏極則與上述的和信號(hào)輸出端相耦合;第六場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管的源極與上述的第一二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極接至上述的和信號(hào)輸出端;以及第七場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管的源極與上述的第二二極管的負(fù)極相連，柵極與上述的第二輸入端相連，漏極則與上述的和信號(hào)輸出端相連。
21.根據(jù)權(quán)利要求20的加法電路，其中上述的第一至第七場(chǎng)效應(yīng)晶體管由NMOS管來構(gòu)成。
22.一種半導(dǎo)體裝置，包括一個(gè)半導(dǎo)體基底;互相隔開地形成在上述的半導(dǎo)體基底上的第一、第二和第三摻雜區(qū)，這三個(gè)摻雜區(qū)均具有第一導(dǎo)電率;在上述的第一、第二摻雜區(qū)之間形成的第一晶體管溝道;在上述的第二、第三摻雜區(qū)之間形成的第二晶體管溝道;在上述的第二摻雜區(qū)中形成的、具有與上述的第一導(dǎo)電率相反的第二導(dǎo)電率的第四摻雜區(qū);在上述的第一晶體管溝道上形成的第一柵電極，中間隔有一層第一柵極絕緣膜;在上述的第二晶體管溝道上形成的第二柵電極，中間隔有一層第二柵極絕緣膜;在上述的第一摻雜區(qū)上形成的第一電極層，在上述的第三摻雜區(qū)上形成的第二電極層，以及在上述的第四摻雜區(qū)一形成的第三電極層。
23.一種半導(dǎo)體裝置，包括一個(gè)半導(dǎo)體基底，在上述半導(dǎo)體基底上形成的、具有第一導(dǎo)電率的第一摻雜區(qū)，在上述的第一摻雜區(qū)中形成的、具有與上述的第一導(dǎo)電率相反的第二導(dǎo)電率的第二摻雜區(qū)。在上述的半導(dǎo)體基底形成上的、具有使上述的第二摻雜區(qū)曝露的開口的中介絕緣層;用于填充上述開口而形成的導(dǎo)電材料層;在上述的導(dǎo)電材料層上形成的、具有與上述的第二摻雜區(qū)相同的導(dǎo)電率的第三摻雜區(qū);分別在上述的第三摻雜區(qū)的兩側(cè)形成的第一、第二場(chǎng)晶體管通道，在上述的第一晶體管溝道的外側(cè)形成的、具有和上述的第三摻雜區(qū)相同的導(dǎo)電率第四摻雜區(qū)，在上述的第二晶體管溝道的外側(cè)形成的、具有與上述的第三摻雜區(qū)相同的導(dǎo)電率的第五摻雜區(qū)，分別在上述的第一、第二晶體管溝道形成的、中間隔有柵絕緣膜的第一、第二柵電極，分別在上述的第四和第五摻雜區(qū)上形成的第一、第二電極層，以及上述的第三摻雜區(qū)層上形成的第三電極層。
24.根據(jù)權(quán)利要求23的半導(dǎo)體裝置，其中上述的導(dǎo)電材料層包括一個(gè)金屬層。
全文摘要
本發(fā)明為一種整流傳送門電路，包括第一和第二場(chǎng)效應(yīng)晶體管和一個(gè)二極管。第一場(chǎng)效應(yīng)晶體管的源極接至第一輸入端，其柵極接至第二輸入端。同時(shí)，第二場(chǎng)效應(yīng)晶體管的源極接至第二輸入端，其柵極接至第一輸入端。上述的二板管接在上述的第一、第二場(chǎng)效應(yīng)晶體管的公共漏極和輸出端之間，從而提高采用上述的整流傳送門電路的應(yīng)用電路的工作速度。
文檔編號(hào)G06F7/50GK1090102SQ93115698
公開日1994年7月27日 申請(qǐng)日期1993年12月30日 優(yōu)先權(quán)日1992年12月31日
發(fā)明者中隆 申請(qǐng)人:三星電子株式會(huì)社