專利名稱:一種實現(xiàn)保護倒換控制的裝置與方法
技術領域：
本發(fā)明涉及通信技術領域：
，尤其涉及一種實現(xiàn)保護倒換控制的裝置與方法。
背景技術：
在通信設備中，為了使設備某一部分受到損壞或出現(xiàn)故障時并不影響通信的正常進行，通信設備中常常設置了很多備份保護措施，對交叉、時鐘、主控等單元常常做了的備份，這些單元屬于冗余單元，平時不工作，當被保護單元發(fā)生故障時，這些單元才會代替被保護的單元正常工作。如果當某一組成單元出現(xiàn)故障后，上層控制系統(tǒng)會及時的使用備份單元進行單元切換保護處理，以保證業(yè)務不會損傷和中斷，通信能正常進行。
為了準確定位出現(xiàn)故障的點，上層控制系統(tǒng)需要定期巡檢各個組成單元工作狀態(tài)。電路板的狀態(tài)通常依據兩種手段進行檢測，一種是在電路板上設置了專門的狀態(tài)檢測電路，用來檢測某一單元電路的運行情況，CPU(中央處理器)作為上層控制系統(tǒng)部分的核心組成部分，當其發(fā)現(xiàn)檢測電路的值變壞時，則表明其被檢測電路單元發(fā)生了故障。第二種手段是針對芯片的檢測，常常是通過比較芯片寄存器的值進行，CPU在寫各個芯片寄存器時，將各值同時備份一份在存儲電路中。CPU隔一段時間再去讀取各個芯片的寄存器值，并和前面存儲的值進行比較，當兩個值不一樣時表明此芯片有故障。上層控制系統(tǒng)這兩種手段便可以實時了解組成各單元的工作狀態(tài)，并做出相應的保護切換處理。
在上述第二種手段中，CPU具體采用的巡檢方式包括兩種單CPU集中巡檢方案和雙CPU巡檢方案，下面將對兩種CPU巡檢方案進行具體說明首先，對單CPU集中巡檢方案進行說明目前通信系統(tǒng)中使用最多的就是單CPU集中巡檢方案，這種方案的特點是巡檢的所有工作包括讀值和比較都是利用電路板中現(xiàn)有的CPU(一般來說只有一個)來獨立完成。
由于所有的巡檢工作都是由單個CPU完成，因此，巡檢將花費大量的CPU工作時間，使CPU處理其他事務速度變慢?，F(xiàn)在的網絡保護切換常常要求切換在50毫秒內完成，對CPU的響應速度要求很高。若單CPU集中巡檢方案占用過多CPU的工作時間，必將增加CPU的處理負擔，使CPU不能及時的對其他事件的處理，處理速度變慢，進而導致設備單元保護切換較慢，通信業(yè)務常常因此受到損傷，甚至由于未及時切換造成業(yè)務信號中斷。使用單CPU集中巡檢方案，還會造成寄存器訪問效率的下降。由于CPU巡檢需要對寄存器進行讀取操作，并和內存中的歷史值進行比較，此時要求巡檢任務不可被打斷，如果其他任務(如業(yè)務配置、保護倒換等任務)需要對正在進行巡檢的寄存器進行讀寫操作，其他任務就必須等待巡檢任務的完成。一般來說軟件此時會使用信號量機制進行互斥保護。當加入互斥保護時，即使未發(fā)生寄存器讀寫沖突，對寄存器的訪問也必須進行信號量的比較，這樣原本一個機器指令可以完成的操作，現(xiàn)在需要幾十條指令。當寄存器達到上千的數(shù)量級，就必然導致CPU處理速度的嚴重下降。
其次，再對雙CPU巡檢方案進行說明巡檢故障現(xiàn)有的另一種技術方案是雙CPU巡檢方案，電路板上一共有兩個CPU，一個CPU用來處理正常的通信事務，另外一個CPU專門用來巡檢電路板故障和工作狀態(tài)等其他事務。
雙CPU巡檢方案由于存在兩個CPU都要對同一個業(yè)務芯片進行訪問，很容易發(fā)生沖突。業(yè)務芯片同一時間只能和一個CPU進行數(shù)據總線讀寫，所以兩個CPU之間必須通過訪問協(xié)議不會發(fā)生沖突，同時由于主CPU起主要作用，必須要保證主CPU訪問芯片時，巡檢CPU禁止訪問芯片。這些訪問協(xié)議必須通過通信協(xié)議才能進行，程序比較繁瑣。同時通信結果也需要通信協(xié)議才能從巡檢CPU上報到主CPU，進一步增加了軟件的復雜性，以及軟件開發(fā)的工作量。
同時，由于通信協(xié)議通常速度比較慢，其對故障上報的速度便會產生影響，從而使主CPU對故障的反應變慢，而且存在訪問業(yè)務芯片的切換，無疑緩慢了CPU對芯片的正常訪問，使CPU對業(yè)務芯片的正?？刂谱兟?。CPU必須還要有其小系統(tǒng)外圍器件支持，比如晶振、看門狗、存儲器、FLASH等等，無疑會增加成本。并且多了一個CPU，還有它的外圍器件，占用了PCB面積，造成設備體積增大。
而且，按照標準的規(guī)定，故障檢測時間要在10ms內完成，而在一般實時系統(tǒng)中，CPU的一個任務調度時間片就是10ms，這就決定了用軟件輪詢不可能在10ms內完成故障檢測，因而上述兩種方案均無法達到標準的要求。尤其是當產品寄存器達到上千個時，由CPU來輪詢檢測根本無法及時處理。

發(fā)明內容鑒于上述現(xiàn)有技術所存在的問題，本發(fā)明的目的是提供一種實現(xiàn)保護倒換控制的裝置與方法，從而提高CPU處理效率，以及電路板狀態(tài)巡檢的速度，進而可以快速的進行設備單元保護倒換，極大的減小業(yè)務損傷，防止通信業(yè)務中斷。
本發(fā)明的目的是通過以下技術方案實現(xiàn)的一種實現(xiàn)保護倒換控制的裝置，包括CPU和芯片寄存器，CPU根據對芯片寄存器的巡檢結果實現(xiàn)保護倒換；還包括
邏輯巡檢模塊分別與CPU和芯片寄存器連接，CPU讀取待巡檢的芯片寄存器的當前值傳輸至邏輯巡檢模塊，邏輯巡檢模塊將所述當前值與已經保存于邏輯巡檢模塊中芯片寄存器的鏡像處理值進行比較，得出巡檢結果并上報給CPU。
所述的邏輯巡檢模塊包括地址轉換模塊在CPU的控制下通過地址轉換來控制將數(shù)據傳輸?shù)綌?shù)據存儲模塊；數(shù)據存儲模塊由CPU控制，用于存儲CPU寫入的待巡檢的芯片寄存器的鏡像處理值；數(shù)據鏡像模塊對讀值與寫值不一樣的芯片中一些特殊寄存器進行鏡像特殊處理后寫入數(shù)據存儲模塊，讀值與寫值一樣的寄存器直接透傳數(shù)據鏡像模塊寫入數(shù)據存儲模塊；比較模塊接收CPU讀取的巡檢寄存器的當前值與待巡檢寄存器的原值，并對二者進行比較，如二者不同，則通過中斷上報CPU。
所述的實現(xiàn)保護倒換控制的裝置中，所述的CPU的數(shù)據總線連接芯片寄存器所屬芯片與比較模塊，并通過數(shù)據鏡像模塊連接數(shù)據存儲模塊；和/或，所述的CPU的地址總線連接芯片寄存器所屬芯片與地址轉換模塊；和/或，所述的CPU通過片選信號選擇芯片寄存器所屬芯片和/或地址轉換模塊；和/或，所述的CPU通過寫WR操作與讀RD操作來讀寫芯片寄存器所屬芯片和/或邏輯巡檢模塊的數(shù)據。
所述的邏輯巡檢模塊還包括比較使能模塊控制比較模塊排除非巡檢寄存器，并控制比較模塊對穩(wěn)定的CPU讀取的巡檢寄存器值進行比較。
所述的比較使能模塊包括比較使能邏輯模塊用于排除非巡檢寄存器；比較使能時序調整模塊用于控制比較模塊對穩(wěn)定后的CPU讀取的巡檢寄存器值進行比較。
所述的邏輯巡檢模塊還包括比較結果寄存器比較模塊得出不同的結果后，將比較結果寫入比較結果寄存器。
所述的邏輯巡檢模塊為現(xiàn)場可編程邏輯門陣列FPGA、復雜可程式化邏輯元件CPLD或可擦除、可編程邏輯器件EPLD。
一種實現(xiàn)保護倒換控制的方法，包括A、CPU在寫待巡檢的芯片寄存器值的同時將該值的鏡像處理值寫入邏輯巡檢模塊的數(shù)據存儲模塊中；B、進行巡檢時，CPU讀取待巡檢的芯片寄存器的當前值輸入到比較模塊中，同時邏輯巡檢模塊利用地址轉換模塊將數(shù)據存儲模塊中存儲的待巡檢的芯片寄存器的鏡像處理值讀入到比較模塊中；C、將所述當前值與鏡像處理值進行比較，并根據比較結果進行切換控制處理。
所述的步驟A還包括A1、在寫入邏輯巡檢模塊的過程中先通過邏輯將芯片寄存器所屬芯片的片選和地址將CPU的片選和地址轉換成邏輯巡檢模塊內部的數(shù)據存儲模塊的地址；A2、對讀值與寫值不一樣的芯片中特殊的寄存器進行數(shù)據鏡像處理將鏡像值寫入邏輯巡檢模塊內部的數(shù)據存儲模塊，對讀值與寫值一樣的寄存器直接透傳數(shù)據鏡像模塊寫入邏輯巡檢模塊內部的數(shù)據存儲模塊。
所述的步驟B還包括B1、比較使能邏輯模塊排除掉非巡檢寄存器；和/或，B2、等CPU讀取的巡檢寄存器值穩(wěn)定后，再允許對其進行比較。
所述的步驟C還包括如比較結果兩個值不同，則C1、在比較結果寄存器中寫入巡檢有錯誤的狀態(tài)信息；和/或，C2、將比較結果通過中斷上報CPU；和/或，C3、以CPU查詢方式上報比較結果。
由上述本發(fā)明提供的技術方案可以看出，本發(fā)明所述的一種實現(xiàn)保護倒換控制的裝置與方法是用邏輯巡檢模塊代替CPU處理電路板狀態(tài)巡檢的比較工作，這樣能夠節(jié)省CPU大量很多時間的巡檢處理時間，CPU可以節(jié)約出更多的時間來處理其他正常通信事件的處理，從而提高CPU對正常通信事件的處理速度。同時由于邏輯巡檢模塊巡檢速度快，能很快發(fā)現(xiàn)問題并上報，這樣系統(tǒng)就能迅速的對故障做出反應和處理，快速的進行設備單元保護倒換，極大的減小業(yè)務損傷，防止通信業(yè)務中斷。對于軟件任務令互斥保護方面，本方案實現(xiàn)了寄存器鏡像和寄存器寫操作同步進行，所有對寄存器的寫操作都通過FPGA同步復制鏡像保存，這樣徹底的解決了軟件正常任務和芯片巡檢任務對寄存器的互斥訪問問題。
圖1為本發(fā)明所述實現(xiàn)保護倒換控制的裝置的結構示意圖；圖2為本發(fā)明所述實現(xiàn)保護倒換控制的方法的流程圖。
具體實施方式本發(fā)明所述的一種實現(xiàn)保護倒換控制的裝置與方法是用邏輯巡檢模塊代替CPU處理電路板狀態(tài)巡檢的比較工作。巡檢電路板的工作包括兩個部分，一個讀值，一個比較。讀值對于CPU來說是很簡單，一次讀值只占用CPU的一兩個時鐘周期。比較寄存器的值由于需要移位，一次8位的byte比較會占用CPU很多時鐘周期，在寄存器比較多的情況下，占用CPU的時間就相當?shù)目捎^。本發(fā)明著重在于當巡檢芯片寄存器時，把芯片寄存器值的比較工作交給邏輯巡檢模塊進行處理，這樣能夠節(jié)省CPU大量很多時間的巡檢處理時間，CPU可以節(jié)約出更多的時間來處理其他正常通信事件的處理，從而提高CPU對正常通信事件的處理速度。同時由于邏輯巡檢模塊巡檢速度快，能很快發(fā)現(xiàn)問題并上報，這樣系統(tǒng)就能迅速的對故障做出反應和處理，快速的進行設備單元保護倒換，極大的減小業(yè)務損傷，防止通信業(yè)務中斷。
本發(fā)明的總體方案如下所述的實現(xiàn)保護倒換控制的裝置，CPU根據對芯片寄存器的巡檢結果實現(xiàn)保護倒換；包括邏輯巡檢模塊邏輯巡檢模塊與CPU和芯片連接，將CPU輸?shù)綐I(yè)務芯片操作的片選、地址、數(shù)據線和讀RD、寫WR等控制線同時引到邏輯巡檢模塊中；具體為CPU的數(shù)據總線連接芯片與比較模塊；CPU的地址總線連接芯片、地址轉換模塊，并通過數(shù)據鏡像模塊連接數(shù)據存儲模塊；CPU通過片選信號選擇芯片和/或地址轉換模塊。
工作方式為CPU讀取待巡檢的芯片寄存器的當前值傳輸至邏輯巡檢模塊，邏輯巡檢模塊將所述當前值與已經保存于邏輯巡檢模塊中芯片寄存器的鏡像值比較，得出巡檢結果并上報給CPU。
邏輯巡檢模塊為可以為現(xiàn)場FPGA(可編程邏輯門陣列)、CPLD(Complex Programmable Logic Device，復雜可程式化邏輯元件)或EPLD(Erasable Programmable Logic Device，可擦除、可編程邏輯器件)。
所述的邏輯巡檢模塊進一步包括地址轉換模塊、數(shù)據存儲模塊、數(shù)據鏡像模塊和比較模塊，其中地址轉換模塊通過地址轉換來控制將數(shù)據的傳輸；在保存芯片寄存器值時，由于各個芯片寄存器所屬芯片的片選不同，芯片寄存器的總地址線數(shù)量和FPGA內部RAM寄存器(以16bits為一個寄存器，下同)數(shù)量不一樣，需要通過邏輯將芯片寄存器所屬芯片的片選和地址轉換成FPGA內部RAM寄存器的地址，這樣才能將芯片待巡檢的寄存器值保存到FPGA內部RAM寄存器中。通常芯片寄存器的地址線為16根，加上1根片選，相當于17根地址線。而FPGA內部RAM寄存器為13根地址線左右，根數(shù)比較接近，參考寄存器分布的特點可以使用盡量少的邏輯來進行轉換。這部分占用邏輯不多。
數(shù)據存儲模塊用于存儲CPU寫入的待巡檢寄存器的原值；以FPGA做邏輯巡檢模塊為例，F(xiàn)PGA的RAM數(shù)量跟FPGA類型有關，在Xilinx公司目前使用得比較多的Sparton2E的150E中，Distributed RAM有75kBits，BlockRAM有56kBits，合起來有131kBits，這樣可以組成8k個16bits的寄存器，Sparton2E的300E中，Distributed RAM有98kBits，Block RAM有64kBits，合起來有162kBits，可以組成10k個16bits的寄存器，所以可以巡檢8k～10k個芯片寄存器，完全滿足電路板巡檢芯片重要寄存器的需要。
數(shù)據鏡像模塊芯片寄存器往往有一些特殊的寄存器，其讀值與寫值不一樣的，對于這樣的寄存器需要進行鏡像特殊處理后寫入數(shù)據存儲模塊，對讀值與寫值一樣的寄存器直接透傳數(shù)據鏡像模塊寫入邏輯巡檢模塊內部的數(shù)據存儲模塊比較模塊接收CPU讀取的巡檢寄存器的當前值與待巡檢寄存器的原值，并對二者進行比較，如二者不同，則通過中斷上報CPU。
上述的邏輯巡檢模塊還包括比較使能邏輯模塊控制比較模塊排除非巡檢寄存器，并控制比較模塊對穩(wěn)定的CPU讀取的巡檢寄存器值進行比較。比較使能模塊包括比較使能模塊用于排除非巡檢寄存器；比較使能時序調整模塊用于防止對沒穩(wěn)定的CPU讀取的巡檢寄存器值進行比較。
上述的邏輯巡檢模塊還包括比較結果寄存器比較模塊得出不同的結果后，將比較結果寫入比較結果寄存器。
在通信系統(tǒng)中，常常會使用到大規(guī)模邏輯器件，目前使用得比較多的是FPGA，本方案主要處理對芯片寄存器值巡檢的比較工作，具體實現(xiàn)是在大規(guī)模邏輯器件里面完成的，比如FPGA、CPLD、EPLD等等。一般情況下一個業(yè)務芯片中的寄存器可能有幾百萬個，巡檢不可能將這些寄存器一一巡檢，這樣不僅浪費時間，而且也不可能實現(xiàn)。通常情況下只巡檢業(yè)務芯片的重要寄存器，每個芯片這樣的寄存器大概有幾百個，一個電路板中總的要巡檢的寄存器大概在3千～4千個左右。實現(xiàn)本方案巡檢需要將這些要巡檢的寄存器整理處理出來，后面有使用說明。
具體應用FPGA作為邏輯巡檢模塊的方案如圖1所示在邏輯器件FPGA里面，將CPU輸?shù)綐I(yè)務芯片操作的片選、地址、數(shù)據線和讀RD、寫WR等控制線同時引到FPGA中，圖中標示的是巡檢一個芯片時的情況，多個芯片情況是類似的。圖中信號“CS_芯片”是巡檢芯片的片選，CS_FPGA是FPGA的片選。圖中特別標出了芯片內部的寄存器，表明了本方案要巡檢的是芯片寄存器。
FPGA內部包括地址轉換模塊、數(shù)據存儲模塊、數(shù)據鏡像模塊、比較模塊、比較使能模塊、比較使能時序調整模塊與比較結果寄存器，其連接比較模塊方式如圖所示，不再敘述。
一種實現(xiàn)保護倒換控制的方法，以使用FPGA為例其具體過程如圖3所示步驟21、通過邏輯將芯片寄存器所屬芯片的片選和地址將CPU的片選和地址轉換成邏輯巡檢模塊內部的數(shù)據存儲模塊的地址；步驟22、CPU將巡檢的芯片寄存器的值通過透傳數(shù)據鏡像模塊寫入邏輯巡檢模塊的數(shù)據存儲模塊中；對于正常情況下讀值等于寫值的芯片寄存器，其器鏡像處理值等于其寫值；在此過程中，如果芯片寄存器有一些特殊的寄存器，其讀值和寫值是不一樣的，則要對讀值與寫值不一樣的寄存器通過數(shù)據鏡像模塊進行數(shù)據鏡像特殊處理，其器鏡像處理值為讀值，將該值寫入FPGA內部RAM中。這種數(shù)據鏡像特殊處理需要根據這種寄存器的讀值和寫值變化規(guī)律預先在邏輯里面設定，一般來說，數(shù)據鏡像模塊需要事先知道這種寄存器的讀值隨寫值的變化規(guī)律并以此進行處理。
步驟23、CPU讀取待巡檢的芯片寄存器的當前值通過邏輯輸入到比較模塊中，在此過程中，為防止將非待巡檢寄存器的值輸入到比較模塊中進行比較，以及防止時序帶來的比較誤差，引入了兩個模塊比較使能模塊和比較使能時序調整模塊，比較使能模塊可以將非巡檢寄存器排除掉；比較使能時序調整模塊，用來防止在讀的時候數(shù)據還沒有穩(wěn)定下來就進行比較。造成結果的不準確。
步驟24、與步驟23同時邏輯巡檢模塊利用地址轉換模塊將數(shù)據存儲模塊中存儲的待巡檢的芯片寄存器的鏡像處理值讀入到比較模塊中；步驟25、比較芯片寄存器的當前值與原值，如不一樣執(zhí)行步驟26、步驟27和/或步驟28；步驟26、在比較結果寄存器中寫入巡檢有錯誤的狀態(tài)信息；步驟27、將比較結果通過中斷上報CPU；步驟28、以CPU查詢方式上報比較結果。
利用FPGA處理電路板巡檢的芯片寄存器值的比較工作，極大的減少了巡檢對CPU的占用時間。此方案只占用CPU讀寄存器的時間，以電路中有3000個待巡檢的芯片寄存器為例，每個寄存器的讀值占用時間200ns，一共占用讀值時間為600us。目前電路板CPU的一個任務調度時間片10ms，這樣巡檢只占了6％的時間，對正常CPU的工作基本沒有影響，這樣提高了CPU對業(yè)務和其他事件的處理速度，使設備單元實現(xiàn)快速保護倒換。
由于FPGA是CPU讀值后隨即進行比較，而且FPGA是邏輯并行處理，比較速度快，而且及時，巡檢速度相對CPU處理速度快得多，大大提高提高巡檢速度，節(jié)省了巡檢時間，加大了CPU對故障的反應能力。
由于本方案實現(xiàn)了寄存器鏡像和寄存器寫操作同步進行，所有對寄存器的寫操作都通過FPGA同步復制鏡像保存，這樣此方案徹底的解決了軟件正常任務和芯片巡檢任務對寄存器的互斥訪問問題。
由于利用了FPGA內部的RAM寄存器，減少了對邏輯資源的占用。本方案寄存器的比較只用了一個模塊，邏輯占用極少。唯一占用較多邏輯的是地址的轉換和數(shù)據鏡像處理，但通過寄存器地址的分布特點和鏡像的規(guī)律可以較少邏輯的占用。故本方案需要的邏輯資源不多，邏輯成本低。
同時由于不增加其他器件，成本少，可以使設備小型化。
以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域：
的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應該以權利要求
的保護范圍為準。
權利要求
1.一種實現(xiàn)保護倒換控制的裝置，包括CPU和芯片寄存器，CPU根據對芯片寄存器的巡檢結果實現(xiàn)保護倒換；其特征在于，還包括邏輯巡檢模塊分別與CPU和芯片寄存器連接，CPU讀取待巡檢的芯片寄存器的當前值傳輸至邏輯巡檢模塊，邏輯巡檢模塊將所述當前值與已經保存于邏輯巡檢模塊中芯片寄存器的鏡像處理值進行比較，得出巡檢結果并上報給CPU。
2.根據權利要求
1所述的實現(xiàn)保護倒換控制的裝置，其特征在于，所述的邏輯巡檢模塊包括地址轉換模塊在CPU的控制下通過地址轉換來控制將數(shù)據傳輸?shù)綌?shù)據存儲模塊；數(shù)據存儲模塊由CPU控制，用于存儲CPU寫入的待巡檢的芯片寄存器的鏡像處理值；數(shù)據鏡像模塊對讀值與寫值不一樣的芯片中一些特殊寄存器進行鏡像特殊處理后寫入數(shù)據存儲模塊，讀值與寫值一樣的寄存器直接透傳數(shù)據鏡像模塊寫入數(shù)據存儲模塊；比較模塊接收CPU讀取的巡檢寄存器的當前值與待巡檢寄存器的原值，并對二者進行比較，如二者不同，則通過中斷上報CPU。
3.根據權利要求
2所述的實現(xiàn)保護倒換控制的裝置，其特征在于所述的CPU的數(shù)據總線連接芯片寄存器所屬芯片與比較模塊，并通過數(shù)據鏡像模塊連接數(shù)據存儲模塊；和/或，所述的CPU的地址總線連接芯片寄存器所屬芯片與地址轉換模塊；和/或，所述的CPU通過片選信號選擇芯片寄存器所屬芯片和/或地址轉換模塊；和/或，所述的CPU通過寫WR操作與讀RD操作來讀寫芯片寄存器所屬芯片和/或邏輯巡檢模塊的數(shù)據。
4.根據權利要求
2所述的實現(xiàn)保護倒換控制的裝置，其特征在于，所述的邏輯巡檢模塊還包括比較使能模塊控制比較模塊排除非巡檢寄存器，并控制比較模塊對穩(wěn)定的CPU讀取的巡檢寄存器值進行比較。
5.根據權利要求
4所述的實現(xiàn)保護倒換控制的裝置，其特征在于，所述的比較使能模塊包括比較使能邏輯模塊用于排除非巡檢寄存器；比較使能時序調整模塊用于控制比較模塊對穩(wěn)定后的CPU讀取的巡檢寄存器值進行比較。
6.根據權利要求
2所述的實現(xiàn)保護倒換控制的裝置，其特征在于，所述的邏輯巡檢模塊還包括比較結果寄存器比較模塊得出不同的結果后，將比較結果寫入比較結果寄存器。
7.根據權利要求
1所述的實現(xiàn)保護倒換控制的裝置，其特征在于，所述的邏輯巡檢模塊為現(xiàn)場可編程邏輯門陣列FPGA、復雜可程式化邏輯元件CPLD或可擦除、可編程邏輯器件EPLD。
8.一種實現(xiàn)保護倒換控制的方法，其特征在于，包括A、CPU在寫待巡檢的芯片寄存器值的同時將該值的鏡像處理值寫入邏輯巡檢模塊的數(shù)據存儲模塊中；B、進行巡檢時，CPU讀取待巡檢的芯片寄存器的當前值輸入到比較模塊中，同時邏輯巡檢模塊利用地址轉換模塊將數(shù)據存儲模塊中存儲的待巡檢的芯片寄存器的鏡像處理值讀入到比較模塊中；C、將所述當前值與鏡像處理值進行比較，并根據比較結果進行切換控制處理。
9.根據權利要求
8所述的實現(xiàn)保護倒換控制的方法，其特征在于，所述的步驟A還包括A1、在寫入邏輯巡檢模塊的過程中先通過邏輯將芯片寄存器所屬芯片的片選和地址將CPU的片選和地址轉換成邏輯巡檢模塊內部的數(shù)據存儲模塊的地址；A2、對讀值與寫值不一樣的芯片中特殊的寄存器進行數(shù)據鏡像處理將鏡像值寫入邏輯巡檢模塊內部的數(shù)據存儲模塊，對讀值與寫值一樣的寄存器直接透傳數(shù)據鏡像模塊寫入邏輯巡檢模塊內部的數(shù)據存儲模塊。
10.根據權利要求
8所述的實現(xiàn)保護倒換控制的方法，其特征在于，所述的步驟B還包括B1、比較使能邏輯模塊排除掉非巡檢寄存器；和/或，B2、等CPU讀取的巡檢寄存器值穩(wěn)定后，再允許對其進行比較。
11.根據權利要求
8所述的實現(xiàn)保護倒換控制的方法，其特征在于，所述的步驟C還包括如比較結果兩個值不同，則C1、在比較結果寄存器中寫入巡檢有錯誤的狀態(tài)信息；和/或，C2、將比較結果通過中斷上報CPU；和/或，C3、以CPU查詢方式上報比較結果。
專利摘要
本發(fā)明所述的一種實現(xiàn)保護倒換控制的裝置與方法是用邏輯巡檢模塊代替CPU處理電路板狀態(tài)巡檢的比較工作。巡檢電路板的工作包括兩個部分，一個讀值，一個比較。讀值對于CPU來說是很簡單，一次讀值只占用CPU的一兩個時鐘周期。本發(fā)明著重在于當巡檢芯片寄存器時，把芯片寄存器值的比較工作交給邏輯巡檢模塊進行處理，這樣能夠節(jié)省CPU大量巡檢比較處理時間，CPU可以節(jié)約出更多的時間來處理其他正常通信事件的處理，從而提高CPU對正常通信事件的處理速度。同時由于邏輯巡檢模塊巡檢速度快，能很快發(fā)現(xiàn)問題并上報，這樣系統(tǒng)就能迅速的對故障做出反應和處理，快速地進行設備單元保護倒換，極大的減小業(yè)務損傷，防止通信業(yè)務中斷。
文檔編號G06F11/00GK1996259SQ200510137225
公開日2007年7月11日 申請日期2005年12月31日
發(fā)明者張偉, 沈傳勇 申請人:華為技術有限公司導出引文BiBTeX, EndNote, RefMan