本發(fā)明涉及芯片設計領域，特別是涉及一種硬件加速器平臺的測試用例復用系統(tǒng)。

背景技術：

1、硬件加速平臺是一種計算機系統(tǒng)，其中包含專門設計用于加速特定類型計算任務的專用硬件。這些硬件通常被稱為加速器，可以是圖形處理單元（gpu）、現(xiàn)場可編程門陣列（fpga）或專用集成電路（asic）。硬件加速平臺的目標是在保持低功耗的同時提高計算速度，特別是在處理大量數(shù)據(jù)或復雜數(shù)學運算時。

2、傳統(tǒng)的硬件加速平臺由兩個待測系統(tǒng)組成，每個待測系統(tǒng)都有自己的內(nèi)存（mem）和pci?express（pcie）接口。這兩個待測系統(tǒng)分別通過pcie接口連接到一個硬件加速器，該加速器分為仿真器（simu）和模擬器（emu）兩部分。仿真器（simu）和模擬器（emu）都是硬件加速器的一部分，它們各自具有自己的測試用例庫（testcase?lib）。對于仿真器（simu），其測試用例庫中的測試用例在經(jīng)過測試接口（test?api）之后通過pcie接口發(fā)送給仿真器（simu）。而對于模擬器（emu），其測試用例庫中的測試用例在經(jīng)過內(nèi)核驅動程序（kerneldriver）之后通過pcie接口發(fā)送給模擬器（emu）。由于仿真器（simu）的測試用例庫是由硬件工程師編寫，而模擬器（emu）的測試用例庫是由軟件工程師編寫，由于硬件工程師和軟件工程師所關注的側重點不同，編寫的測試用例的細節(jié)不同，導致測試用例不能復用，拖慢了驗證進程，導致驗證周期長。

技術實現(xiàn)思路

1、針對上述技術問題，本發(fā)明采用的技術方案為：硬件加速器平臺的測試用例復用系統(tǒng)，所述系統(tǒng)包括第一待測系統(tǒng)、第一高速接口和模擬器，其中，所述模擬器通過所述第一高速接口與所述第一待測系統(tǒng)連接。

2、所述系統(tǒng)還包括第二待測系統(tǒng)、第二高速接口和仿真器，其中，所述仿真器通過所述第二高速接口與所述第二待測系統(tǒng)連接。

3、所述系統(tǒng)還包括第一模塊和第二模塊，其中，第一模塊包括測試用例庫和測試接口，第二模塊包括中間層和交互接口，所述測試用例庫連接所述測試接口，所述測試接口分別連接所述第一高速接口和所述中間層，所述中間層通過所述交互接口連接所述第二高速接口。

4、當復用測試用例時，所述測試用例庫中的測試用例調用所述測試接口并發(fā)送給所述第一高速接口或所述中間層；當所述中間層接收到所述測試用例的調用時，將所述測試用例的調用通過所述交互接口發(fā)送給所述第二高速接口。

5、本發(fā)明至少具有以下有益效果：

6、本發(fā)明實施例提供的一種硬件加速器平臺的測試用例復用系統(tǒng)，其通過中間層，使得測試用例能夠在仿真器中保持與模擬器中一致的調用，實現(xiàn)了測試用例的復用，同時提高了測試的靈活性和測試效率，縮短了驗證周期。

技術特征：

1.一種硬件加速器平臺的測試用例復用系統(tǒng)，其特征在于，所述系統(tǒng)包括第一待測系統(tǒng)、第一高速接口和模擬器，其中，所述模擬器通過所述第一高速接口與所述第一待測系統(tǒng)連接；

2.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述測試接口中還包括通道判斷模塊，用于根據(jù)配置變量的值選擇所述第一高速接口或所述中間層。

3.根據(jù)權利要求2所述的系統(tǒng)，其特征在于，通道判斷模塊通過條件分支或者宏定義實現(xiàn)。

4.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括后門填充單元，用于向所述第二待測系統(tǒng)注入在所述模擬器中加載的環(huán)境數(shù)據(jù)，通過所述第二待測系統(tǒng)將所述環(huán)境數(shù)據(jù)同步給所述仿真器。

5.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括固件填充單元，用于向所述第二待測系統(tǒng)注入在所述仿真器中已經(jīng)加載的初始化配置數(shù)據(jù)，通過所述第二待測系統(tǒng)將所述初始化配置數(shù)據(jù)同步給所述模擬器。

6.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述第一待測系統(tǒng)為soc系統(tǒng)。

7.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述交互接口為內(nèi)核驅動器。

8.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，高速接口采用pcie標準。

9.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述測試接口中包括dpi函數(shù)。

技術總結
本發(fā)明涉及芯片設計領域，特別是涉及一種硬件加速器平臺的測試用例復用系統(tǒng)，其包括第一待測系統(tǒng)、第一高速接口和模擬器，其中，所述模擬器通過所述第一高速接口與所述第一待測系統(tǒng)連接；所述系統(tǒng)還包括第二待測系統(tǒng)、第二高速接口和仿真器，其中，所述仿真器通過所述第二高速接口與所述第二待測系統(tǒng)連接；所述系統(tǒng)還包括第一模塊和第二模塊，其中，第一模塊包括測試用例庫和測試接口，第二模塊包括中間層和交互接口，所述測試用例庫連接所述測試接口，所述測試接口分別連接所述第一高速接口和所述中間層，所述中間層通過所述交互接口連接所述第二高速接口；本發(fā)明實施例實現(xiàn)了測試用例的復用，同時縮短了驗證周期。

技術研發(fā)人員：王娟,陳磊
受保護的技術使用者：沐曦集成電路（上海）有限公司
技術研發(fā)日：
技術公布日：2024/12/19