本發(fā)明涉及干擾檢測處理，具體為一種干擾檢測fpga的驗證方法。

背景技術：

1、目前無線干擾信號的中頻和基帶處理部分越來越多的使用fpga來實現(xiàn)，大量的類似fpga出現(xiàn)對驗證平臺提出了更高的要求，在開發(fā)階段和三方驗證階段，干擾信號源設備多為射頻級的硬件設備，而開發(fā)階段設計人員并不需要射頻級的硬件設備，如果有先期的干擾信號源軟平臺就顯得尤為重要。

2、開發(fā)階段和驗證階段軟平臺實現(xiàn)的復雜且靈活的干擾信號源可以檢驗開發(fā)者當前干擾信號監(jiān)測算法的完備性，有利于開發(fā)階段設計出算法最優(yōu)的干擾檢測處理fpga，三方驗證人員可以從多個角度靈活輸入各種干擾信號源，使得干擾檢測處理fpga能夠得到充分的驗證。

3、于是，有鑒于此，針對現(xiàn)有的缺失予以研究改良，提出一種干擾檢測fpga的驗證方法。

技術實現(xiàn)思路

1、本發(fā)明的目的在于提供一種干擾檢測fpga的驗證方法，以解決上述背景技術中提出的問題。

2、為實現(xiàn)上述目的，本發(fā)明提供如下技術方案：一種干擾檢測fpga的驗證方法，步驟如下：

3、單音干擾：

4、步驟1：單音干擾1~單音干擾n模塊：systemverilog語言通過設置不同頻率控制字，使用dds生成不同頻率的正弦波信號，根據(jù)fpga可接收的中頻信號為中心頻率，以輸入信號帶寬范圍要求為依據(jù)設置正弦信號頻率，送給n個單音干擾處理模塊；

5、步驟2：n個單音干擾處理模塊：選擇輸入信號帶寬范圍內(nèi)的單音信號1~n送給n選一模塊；

6、步驟3：n選一模塊：針對輸入的n個單音信號，劃分不同時段，每次選一個頻點的單音信號作為當前單音干擾信號；

7、步驟4：加底噪模塊：系統(tǒng)的底部噪聲作為必要的條件必須考慮，通過高斯白噪聲函數(shù)$dist_normal，生成底部噪聲信號，seed為0，期望為0，通過調(diào)整標準差參數(shù)獲取不同功率的高斯白噪聲；當前單音信號疊加上底噪信號，形成最終的單音干擾信號送給干擾檢測處理fpga進行處理；

8、步驟5：干擾檢測處理fpga模塊：干擾檢測處理fpga完成單音干擾檢測處理；

9、步驟6.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率；

10、步驟6.2：干擾頻譜結(jié)果輸出模塊：該模塊采集經(jīng)過dut檢測輸出的單音干擾信號頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

11、進一步地，多音干擾：步驟1：單音干擾1~單音干擾n模塊：systemverilog語言通過設置不同頻率控制字，使用dds生成不同頻率的正弦波信號，根據(jù)fpga可接收的中頻信號為中心頻率，以輸入信號帶寬范圍要求為依據(jù)設置正弦信號頻率，送給n個單音干擾處理模塊；

12、步驟2：單音頻率間隔設置模塊：該模塊設置單音信號的頻率間隔，間隔大于干擾檢測處理fpga的最小分辨率時，生成若干個頻率離散的單音信號，送給n個單音干擾處理模塊；

13、步驟3：n個單音干擾處理模塊：根據(jù)需要選擇輸入信號帶寬范圍內(nèi)的單音信號1~n送給n選一模塊；

14、步驟4：n選多模塊：針對輸入的n個離散的單音信號，劃分不同時段，每次選若干個頻點的單音信號作為當前的多音干擾信號；

15、步驟5：加底噪模塊：當前多音信號疊加上底噪信號，形成最終的多音干擾信號送給干擾檢測處理fpga進行處理；

16、步驟6：干擾檢測處理fpga模塊：干擾檢測處理fpga完成多音干擾檢測處理；

17、步驟7.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率；

18、步驟7.2：干擾頻率結(jié)果輸出模塊：經(jīng)過dut檢測輸出的多音干擾信號頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

19、進一步地，第一窄帶干擾：步驟1：單音干擾1~單音干擾n模塊：systemverilog語言通過設置不同頻率控制字，使用dds生成不同頻率的正弦波信號，根據(jù)fpga可接收的中頻信號為中心頻率，以輸入信號帶寬范圍要求為依據(jù)設置正弦信號頻率，送給n個單音干擾處理模塊；

20、步驟2：單音頻率間隔設置模塊：該模塊設置單音信號的頻率間隔，間隔等于干擾檢測處理fpga的最小分辨率時，因為每個單音信號頻率間隔等于最小頻率分辨率，當若干個頻率相鄰的單音信號疊加在一起時，相當于組成一個具有一定帶寬的窄帶信號，將該窄帶信號送給n個單音干擾處理模塊；

21、步驟3：n個單音干擾處理模塊：根據(jù)需要選擇輸入信號帶寬范圍內(nèi)的且頻率連續(xù)的單音信號1~n送給n選多模塊；

22、步驟4：n選多模塊：該模塊將若干個頻率連續(xù)的單音信號疊加在一起形成一個具有一定帶寬的窄帶干擾信號1，其帶寬約等于最小頻率分辨率*n，送給加底噪模塊；

23、步驟5：加底噪模塊：當前窄帶干擾信號1疊加上底噪信號，形成最終的窄帶干擾信號1送給干擾檢測處理fpga進行處理；

24、步驟6：干擾檢測處理fpga模塊：干擾檢測處理fpga完成窄帶干擾檢測處理；

25、步驟7.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率，將干擾帶寬原始值加上單位khz，得到信號帶寬值，dut窄帶干擾信號1檢測頻譜結(jié)果見附圖6；

26、步驟7.2：干擾頻率結(jié)果輸出模塊：經(jīng)過dut檢測輸出的窄帶干擾信號1頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

27、進一步地，第二窄帶干擾：步驟1：窄帶干擾第二生成模塊：systemverilog語言通過設置不同頻率控制字，使用dds生成不同頻率的正弦載波信號，根據(jù)fpga的可接收的中頻信號為中心頻率，原始隨機信號為基帶信號，以比最大輸入信號帶寬小1~2個數(shù)量級的頻率最為原始基帶信號頻率，然后對正弦載波進行bpsk調(diào)制，生成bpsk信號，其信號頻譜符合窄帶信號特點，將該bpsk調(diào)制信號作為窄帶干擾信號2，送給加底噪模塊；

28、步驟2：加底噪模塊：將當前窄帶干擾信號2疊加上底噪信號形成最終的窄帶干擾信號2送給干擾檢測處理fpga進行處理；

29、步驟3：干擾檢測處理fpga模塊：干擾檢測處理fpga完成窄帶干擾檢測處理；

30、步驟4.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率，將干擾帶寬原始值的單位為khz，得到信號帶寬值；

31、步驟4.2：干擾頻率結(jié)果輸出模塊：經(jīng)過dut檢測輸出的窄帶干擾信號2頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

32、進一步地，第三窄帶干擾：步驟1：窄帶干擾第三生成模塊：matlab使用函數(shù)生成lfm線性調(diào)頻信號s，再通過函數(shù)將有符號浮點數(shù)轉(zhuǎn)換為位寬固定的有符號二進制數(shù)，最終得到i_bin數(shù)據(jù)和q_bin數(shù)據(jù)，送給數(shù)據(jù)采集與處理模塊；

33、步驟2：數(shù)據(jù)采集與處理模塊：該模塊先加載i_bin數(shù)據(jù)和q_bin數(shù)據(jù)，然后讀取i_bin數(shù)據(jù)和q_bin數(shù)據(jù)分別對互相正交的正弦載波進行調(diào)制，載波中心頻率符合fpga輸入要求的頻率，i路和q路結(jié)果疊加后生成窄帶干擾信號3，再送給加底噪模塊；

34、步驟3：加底噪模塊：當前窄帶信號3疊加上底噪信號，形成最終的窄帶干擾信號3送給干擾檢測處理fpga進行處理；

35、步驟4：干擾檢測處理fpga模塊：干擾檢測處理fpga完成窄帶干擾檢測處理；

36、步驟5.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率，將干擾帶寬原始值加上單位khz，得到信號帶寬值；dut窄帶干擾信號3檢測頻譜結(jié)果見附圖11；

37、步驟5.2：干擾頻率結(jié)果輸出模塊：經(jīng)過dut檢測輸出的窄帶干擾信號頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

38、進一步地，第四窄帶干擾：步驟1：第四窄帶干擾生成模塊：matlab使用函數(shù)生成高斯白噪聲信號z，其中l(wèi)為信號長度，即產(chǎn)生一個長度為l*1的高斯白噪聲矩陣，power為噪聲功率，單位為dbw，再將高斯白噪聲通過一個巴特沃斯帶通濾波器生成窄帶高斯噪聲信號lvbo_z，利用該噪聲信號作為調(diào)制信號，最終得到z_bin數(shù)據(jù)，送給數(shù)據(jù)采集與處理模塊；

39、步驟2：數(shù)據(jù)采集與處理模塊：該模塊先加載z_bin數(shù)據(jù)，然后讀取z_bin數(shù)據(jù)后送給加底噪模塊；

40、步驟3：加底噪模塊：當前窄帶干擾信號4疊加上底噪信號形成最終的窄帶干擾信號4送給干擾檢測處理fpga進行處理；

41、步驟4：干擾檢測處理fpga模塊：干擾檢測處理fpga完成窄帶干擾檢測處理；

42、步驟5.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率，將干擾帶寬原始值加上單位khz，得到信號帶寬值；

43、步驟5.2：干擾頻率結(jié)果輸出模塊：經(jīng)過dut檢測輸出的窄帶干擾信號頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

44、進一步地，寬帶干擾：步驟1：第一寬帶干擾生成模塊：matlab使用函數(shù)生成lfm線性調(diào)頻信號s，再通過函數(shù)將有符號浮點數(shù)轉(zhuǎn)換為位寬固定的有符號二進制數(shù)，最終得到i_bin數(shù)據(jù)和q_bin數(shù)據(jù)，送給數(shù)據(jù)采集與處理模塊；

45、步驟2：數(shù)據(jù)采集與處理模塊：該模塊先加載i_bin數(shù)據(jù)和q_bin數(shù)據(jù)，然后讀取i_bin數(shù)據(jù)和q_bin數(shù)據(jù)分別對互相正交的正弦載波進行調(diào)制，載波中心頻率符合fpga輸入要求的頻率，i路和q路結(jié)果疊加后生成寬帶干擾信號1，送給加底噪模塊；

46、步驟3：加底噪模塊：當前寬帶干擾信號1疊加上底噪信號，形成最終的寬帶干擾信號1送給干擾檢測處理fpga進行處理；

47、步驟4：干擾檢測處理fpga模塊：干擾檢測處理fpga完成窄帶干擾檢測處理；

48、步驟5.1：干擾檢測結(jié)果輸出模塊：該模塊采集輸出干擾類型，干擾頻率結(jié)果原始值和干擾帶寬原始值，將干擾頻率結(jié)果原始值*1024hz得到真實頻率，將干擾帶寬原始值加上單位khz，得到信號帶寬值；

49、步驟5.2：干擾頻率結(jié)果輸出模塊：經(jīng)過dut檢測輸出的窄帶干擾信號頻譜數(shù)據(jù)打印并保存，送入matlab還原其幅度譜繪圖顯示。

50、本發(fā)明提供了一種干擾檢測fpga的驗證方法，具備以下有益效果：

51、1、本發(fā)明針對基于fpga實現(xiàn)的干擾檢測處理fpga，fpga開發(fā)人員需要及時驗證其對干擾信號的接收檢測處理是否正確，包括干擾類型、干擾頻率、干擾帶寬和干擾信號幅度譜。本驗證方案提供了全套的軟環(huán)境驗證架構方案，而不依賴于實際硬件環(huán)境及相關的配套軟件，為fpga設計階段反復試驗，不斷調(diào)整修改技術方案提供了強大的解決方案，可以大大提高fpga開發(fā)效率。

52、2、本發(fā)明針對第三方fpga驗證人員根本不具備實物硬件環(huán)境的情況下，本發(fā)明提供一種基于systemverilog和matlab語言實現(xiàn)的驗證軟環(huán)境架構方案，解決了第三方fpga驗證人員不具備實物硬件條件的驗證環(huán)境問題，解決了驗證環(huán)境有無的問題，使軟環(huán)境驗證技術成為可能選項，驗證效率大為提高。