本公開的實施例涉及集成電路以及相關(guān)，具體地，涉及適用于一種芯片工作模式確定電路。

背景技術(shù)：

1、現(xiàn)有技術(shù)中，對芯片工作模式的更新調(diào)整普遍采用通過外部手段向芯片內(nèi)部存儲單元注入控制數(shù)據(jù)以實現(xiàn)芯片工作頻率或工作模式的調(diào)整，或是借助復雜的工藝對芯片內(nèi)部分布式邏輯架構(gòu)及元件工作模式進行深度干預。

2、但是，現(xiàn)有技術(shù)中，對芯片工作模式的更新調(diào)整暴露出若干問題，例如操作步驟繁瑣復雜，重復執(zhí)行時的一致性和時效性難以得到有效保障。

技術(shù)實現(xiàn)思路

1、本文中描述的實施例提供了一種芯片工作模式確定電路，解決現(xiàn)有技術(shù)存在的問題。

2、根據(jù)本公開的內(nèi)容，提供了一種芯片工作模式確定電路，包括：周期分割模塊、rc放電模塊、功能電壓產(chǎn)生模塊、比較模塊和時鐘狀態(tài)鎖存模塊，所述功能電壓產(chǎn)生模塊包括外接電阻，所述rc放電模塊包括第一電阻和電容；

3、其中，所述周期分割模塊，被配置為將接收的初始時鐘信號進行周期分割得到n個關(guān)聯(lián)時鐘信號，并將第n個所述關(guān)聯(lián)時鐘信號發(fā)送至所述rc放電模塊以及將n個所述關(guān)聯(lián)時鐘信號發(fā)送至所述時鐘狀態(tài)鎖存模塊，第一個所述關(guān)聯(lián)時鐘信號的時鐘周期為所述初始時鐘信號的時鐘周期的2倍，第i個所述關(guān)聯(lián)時鐘信號的時鐘周期為第i-1個所述關(guān)聯(lián)時鐘信號的時鐘周期的2倍，i小于或等于n；

4、所述rc放電模塊，被配置為在第n個所述關(guān)聯(lián)時鐘信號由低電平變?yōu)楦唠娖綍r，所述電容放電；

5、所述功能電壓產(chǎn)生模塊，被配置為根據(jù)所述電容的第一電壓確定第一電流，并根據(jù)所述第一電流和所述外接電阻，確定功能節(jié)點的第二電壓；

6、所述比較模塊，被配置為根據(jù)所述第二電壓和基準電壓的關(guān)系，輸出第一電平信號至所述時鐘狀態(tài)鎖存模塊；

7、所述時鐘狀態(tài)鎖存模塊，被配置為在所述比較模塊輸出的第一電平信號由低電平變?yōu)楦唠娖綍r，控制所述時鐘狀態(tài)鎖存模塊將所述初始時鐘信號和n個關(guān)聯(lián)時鐘信號鎖存。

8、在本公開一些實施例中，所述周期分割模塊至少包括第一周期分割單元、第二周期分割單元和第三周期分割單元；

9、其中，所述第一周期分割單元，被配置為接收初始時鐘信號，并將接收的初始時鐘信號進行周期分割得到第一個關(guān)聯(lián)時鐘信號，以及將所述第一個關(guān)聯(lián)時鐘信號發(fā)送至所述時鐘狀態(tài)鎖存模塊；

10、所述第二周期分割單元，被配置為接收第一周期分割單元輸出的第一個關(guān)聯(lián)時鐘信號，并將所述第一個關(guān)聯(lián)時鐘信號進行周期分割得到第二個關(guān)聯(lián)時鐘信號，以及將所述第二個關(guān)聯(lián)時鐘信號發(fā)送至所述時鐘狀態(tài)鎖存模塊；

11、所述第三周期分割單元，被配置為接收第二周期分割單元輸出的第二個關(guān)聯(lián)時鐘信號，并將所述第二個關(guān)聯(lián)時鐘信號進行周期分割得到第三個關(guān)聯(lián)時鐘信號，以及將所述第三個關(guān)聯(lián)時鐘信號發(fā)送至所述時鐘狀態(tài)鎖存模塊。

12、在本公開一些實施例中，所述第一周期分割單元包括第一觸發(fā)器，所述第二周期分割單元包括第二觸發(fā)器，所述第三周期分割單元包括第三觸發(fā)器，所述第一觸發(fā)器的時鐘端接收所述初始時鐘信號，所述第一觸發(fā)器的數(shù)據(jù)輸入端與所述第一觸發(fā)器的第二輸出端電連接，所述第一觸發(fā)器的第一輸出端分別與所述第二觸發(fā)器的時鐘端和第一節(jié)點電連接，所述第二觸發(fā)器的數(shù)據(jù)輸入端與所述第二觸發(fā)器的第二輸出端電連接，所述第二觸發(fā)器的第一輸出端分別與所述第三觸發(fā)器的時鐘端和第二節(jié)點電連接，所述第三觸發(fā)器的數(shù)據(jù)輸入端與所述第三觸發(fā)器的第二輸出端電連接，所述第三觸發(fā)器的第一輸出端與所述第三節(jié)點電連接。

13、在本公開一些實施例中，所述rc放電模塊還包括第一脈沖發(fā)生器和開關(guān)，所述第一脈沖發(fā)生器的輸入端接收所述周期分割模塊輸出的第三個關(guān)聯(lián)時鐘信號，所述第一脈沖發(fā)生器的輸出端輸出第一脈沖信號至所述開關(guān)的控制端，所述開關(guān)的第一端和所述電容的第一端與電源節(jié)點電連接，所述開關(guān)的第二端和所述電容的第二端與第一電阻的第一端電連接，所述第一電阻的第二端與接地節(jié)點電連接。

14、在本公開一些實施例中，所述功能電壓產(chǎn)生模塊包括第一電流確定單元、電流鏡像單元和功能電壓確定單元；

15、其中，所述第一電流確定單元，被配置為采集所述電容的第一電壓，并根據(jù)所述第一電壓確定第一電流；

16、所述電流鏡像單元，被配置為將所述第一電流鏡像得到第二電流；

17、所述功能電壓確定單元，被配置為根據(jù)所述第二電流，確定第二電壓。

18、在本公開一些實施例中，所述第一電流確定單元包括緩沖器和第二電阻，所述電流鏡像單元包括第一晶體管和第二晶體管，所述緩沖器的第一輸入端接收所述第一電壓，所述緩沖器的輸出端分別與所述緩沖器的第二輸入端、所述第二電阻的第一端、所述第一晶體管的第一端、所述第一晶體管的控制端和所述第二晶體管的控制端電連接，所述緩沖器的第一電源端與電源節(jié)點電連接，所述緩沖器的第二電源端與接地節(jié)點電連接，所述第一晶體管的第二端和所述第二晶體管的第二端與電源節(jié)點電連接，所述第二晶體管的第一端分別與外接電阻的第一端和功能節(jié)點電連接，所述第二電阻的第二端和所述外接電阻的第二端與接地節(jié)點電連接。

19、在本公開一些實施例中，所述比較模塊包括比較器，所述比較器的反向輸入端接收基準電壓，所述比較器的正向輸入端接收第二電壓，所述比較器的輸出端輸出第一電平信號。

20、在本公開一些實施例中，所述時鐘狀態(tài)鎖存模塊至少包括第二脈沖發(fā)生器、第四鎖存器、第五鎖存器、第六鎖存器和第七鎖存器，所述第二脈沖發(fā)生器的輸入端接收所述比較模塊輸出的第一電平信號，所述第二脈沖發(fā)生器的輸出端分別輸出第二脈沖信號至所述第四鎖存器、所述第五鎖存器、所述第六鎖存器和所述第七鎖存器的時鐘端，所述第四鎖存器的數(shù)據(jù)輸入端接收所述初始時鐘信號，所述第五鎖存器的數(shù)據(jù)輸入端接收所述第一個關(guān)聯(lián)時鐘信號，所述第六鎖存器的數(shù)據(jù)輸出端接收所述第二個關(guān)聯(lián)時鐘信號，所述第七鎖存器的數(shù)據(jù)輸入端接收所述第三個關(guān)聯(lián)時鐘信號，所述第四鎖存器的輸出端、所述第五鎖存器的輸出端、所述第六鎖存器的輸出端和所述第七鎖存器的輸出端分別輸出第一電平信號。

21、在本公開一些實施例中，還包括基準電壓產(chǎn)生模塊；

22、所述基準電壓產(chǎn)生模塊，被配置為生成基準電壓；

23、所述基準電壓產(chǎn)生模塊包括第四電阻和第五電阻，所述第四電阻的第一端與電源節(jié)點電連接，所述第四電阻的第二端和所述第五電阻的第一端與基準電壓節(jié)點電連接，所述第五電阻的第二端與接地節(jié)點電連接。

24、在本公開一些實施例中，n為3。

25、本公開實施例提供的芯片工作模式確定電路，通過設(shè)置包括周期分割模塊、rc放電模塊、功能電壓產(chǎn)生模塊、比較模塊和時鐘狀態(tài)鎖存模塊，周期分割模塊將初始時鐘信號進行周期分割得到n個關(guān)聯(lián)時鐘信號，周期分割模塊輸出的第n個關(guān)聯(lián)時鐘信號控制rc放電模塊的充放電，功能電壓產(chǎn)生模塊通過獲取rc放電模塊中電容的第一電壓，確定功能節(jié)點的第二電壓，比較模塊通過比較第二電壓與基準電壓的關(guān)系，輸出第一電平信號控制時鐘狀態(tài)鎖存模塊對初始時鐘信號和n個關(guān)聯(lián)時鐘信號的鎖存。由于功能節(jié)點的第二電壓根據(jù)第一電流以及功能節(jié)點連接的外接電阻確定，因此，當連接的外接電阻的阻值不相同時，確定的第二電壓不相同，此時通過比較第二電壓與及基準電壓的關(guān)系，輸出第一電平信號至時鐘狀態(tài)鎖存模塊的時間不相同，進而使得時鐘狀態(tài)鎖存模塊根據(jù)第一電平信號鎖存的初始時鐘信號和n個關(guān)聯(lián)時鐘信號不相同，進而實現(xiàn)對芯片不同工作模式的確定。