本發(fā)明涉及數(shù)據(jù)處理，尤其涉及一種五級(jí)流水線的數(shù)據(jù)處理方法、裝置、流水線、設(shè)備及介質(zhì)。

背景技術(shù)：

1、五級(jí)流水線包括取指級(jí)單元、譯碼級(jí)單元、執(zhí)行級(jí)單元、訪存級(jí)單元以及寫回級(jí)單元，在同一個(gè)時(shí)間周期內(nèi)，每一級(jí)單元中，會(huì)對(duì)不同的指令執(zhí)行相應(yīng)的數(shù)據(jù)處理。

2、當(dāng)五級(jí)流水線中一條指令依賴前序指令的運(yùn)行結(jié)果時(shí)，這兩條指令之間具有數(shù)據(jù)相關(guān)性，在順序單發(fā)射、亂序執(zhí)行的五級(jí)流水線結(jié)構(gòu)中，當(dāng)兩條指令具有先寫后寫相關(guān)性或先寫后讀相關(guān)性時(shí)，若不對(duì)流水線的數(shù)據(jù)處理邏輯進(jìn)行改進(jìn)，會(huì)導(dǎo)致執(zhí)行級(jí)單元無法使用正確的數(shù)據(jù)進(jìn)行邏輯運(yùn)算。

3、在現(xiàn)有技術(shù)中，針對(duì)具有先寫后讀相關(guān)性的指令，一般采用在前序相關(guān)指令結(jié)果寫回通用寄存器堆后，再啟動(dòng)流水線執(zhí)行當(dāng)前指令，以及不需要等到前序指令寫回通用寄存器堆，而是將已經(jīng)算出的結(jié)果旁路通過保留站給當(dāng)前指令的運(yùn)算單元使用，以上兩種方式解決，但第一種方式的指令執(zhí)行效率較低，第二種方式保留站能夠存儲(chǔ)的數(shù)據(jù)有限。針對(duì)具有先寫后寫相關(guān)性的指令，現(xiàn)有方法一般是將指令在寫回級(jí)單元保序?qū)懟?，但無法使得執(zhí)行級(jí)單元與訪存級(jí)單元對(duì)執(zhí)行結(jié)果進(jìn)行保序提交。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供了一種五級(jí)流水線的數(shù)據(jù)處理方法、裝置、流水線、設(shè)備及介質(zhì)，解決了現(xiàn)有的五級(jí)流水線中的資源沖突問題，能夠有效提高五級(jí)流水線的性能。

2、根據(jù)本發(fā)明的一方面，提供了一種五級(jí)流水線的數(shù)據(jù)處理方法，由具有五級(jí)流水線結(jié)構(gòu)的微處理器執(zhí)行，包括：

3、通過譯碼級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，根據(jù)譯碼級(jí)單元中的第一當(dāng)前指令以及前序指令的指令信息，確定第一當(dāng)前指令是否符合派遣條件，并將符合派遣條件的第一當(dāng)前指令派遣至執(zhí)行級(jí)單元；

4、通過執(zhí)行級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，對(duì)執(zhí)行級(jí)單元中的至少一個(gè)第二當(dāng)前指令進(jìn)行邏輯運(yùn)算，并獲取邏輯運(yùn)算結(jié)果，以及在至少一個(gè)邏輯運(yùn)算結(jié)果中確定當(dāng)前提交的目標(biāo)邏輯運(yùn)算結(jié)果，并將目標(biāo)邏輯運(yùn)算結(jié)果提交至執(zhí)行訪存流水線寄存器中；

5、通過訪存級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，確定訪存級(jí)單元當(dāng)前應(yīng)獲取的目標(biāo)指令運(yùn)算結(jié)果，并將獲取到的目標(biāo)指令運(yùn)算結(jié)果提交至訪存寫回流水線寄存器中。

6、根據(jù)本發(fā)明的另一方面，提供了一種五級(jí)流水線的數(shù)據(jù)處理裝置，由具有五級(jí)流水線結(jié)構(gòu)的微處理器執(zhí)行，包括：

7、指令派遣模塊，用于通過譯碼級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，根據(jù)譯碼級(jí)單元中的第一當(dāng)前指令以及前序指令的指令信息，確定第一當(dāng)前指令是否符合派遣條件，并將符合派遣條件的第一當(dāng)前指令派遣至執(zhí)行級(jí)單元；

8、指令計(jì)算模塊，用于通過執(zhí)行級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，對(duì)執(zhí)行級(jí)單元中的至少一個(gè)第二當(dāng)前指令進(jìn)行邏輯運(yùn)算，并獲取邏輯運(yùn)算結(jié)果，以及在至少一個(gè)邏輯運(yùn)算結(jié)果中確定當(dāng)前提交的目標(biāo)邏輯運(yùn)算結(jié)果，并將目標(biāo)邏輯運(yùn)算結(jié)果提交至執(zhí)行訪存流水線寄存器中；

9、運(yùn)算結(jié)果訪存模塊，用于通過訪存級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，確定訪存級(jí)單元當(dāng)前應(yīng)獲取的目標(biāo)指令運(yùn)算結(jié)果，并將獲取到的目標(biāo)指令運(yùn)算結(jié)果提交至訪存寫回流水線寄存器中。

10、根據(jù)本發(fā)明的另一方面，提供了一種五級(jí)流水線結(jié)構(gòu)，包括：取指級(jí)單元、譯碼級(jí)單元、執(zhí)行級(jí)單元、訪存級(jí)單元以及寫回級(jí)單元；

11、取指級(jí)單元用于在內(nèi)存中獲取指令；

12、譯碼級(jí)單元、執(zhí)行級(jí)單元以及訪存級(jí)單元用于執(zhí)行權(quán)利要求1-7中任一項(xiàng)所述的五級(jí)流水線的數(shù)據(jù)處理方法；

13、其中，執(zhí)行級(jí)單元中配置有一組寄存器，寄存器用于在執(zhí)行級(jí)單元中存在非乘除法指令的邏輯運(yùn)算結(jié)果并且旁路邏輯選通時(shí)，鎖存非乘除法指令的邏輯運(yùn)算結(jié)果；

14、寫回級(jí)單元用于將運(yùn)算結(jié)果寫回至通用寄存器堆；

15、其中，五級(jí)流水線結(jié)構(gòu)中還包括通用寄存器堆，通用寄存器堆用于存儲(chǔ)運(yùn)算結(jié)果，通用寄存器堆選用d觸發(fā)器；

16、其中，五級(jí)流水線結(jié)構(gòu)中還包括系統(tǒng)狀態(tài)寄存器堆，所述系統(tǒng)狀態(tài)寄存器堆用于存儲(chǔ)系統(tǒng)指令的運(yùn)算結(jié)果；

17、執(zhí)行級(jí)單元還用于讀取系統(tǒng)指令并進(jìn)行系統(tǒng)指令運(yùn)算，寫回級(jí)單元還用于將系統(tǒng)指令的運(yùn)算結(jié)果寫回至系統(tǒng)狀態(tài)寄存器堆。

18、根據(jù)本發(fā)明的另一方面，提供了一種電子設(shè)備，所述電子設(shè)備包括：

19、至少一個(gè)處理器；以及

20、與所述至少一個(gè)處理器通信連接的存儲(chǔ)器；其中，

21、所述存儲(chǔ)器存儲(chǔ)有可被所述至少一個(gè)處理器執(zhí)行的計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被所述至少一個(gè)處理器執(zhí)行，以使所述至少一個(gè)處理器能夠執(zhí)行本發(fā)明任一實(shí)施例所述的五級(jí)流水線的數(shù)據(jù)處理方法。

22、根據(jù)本發(fā)明的另一方面，提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)有計(jì)算機(jī)指令，所述計(jì)算機(jī)指令用于使處理器執(zhí)行時(shí)實(shí)現(xiàn)本發(fā)明任一實(shí)施例所述的五級(jí)流水線的數(shù)據(jù)處理方法。

23、本發(fā)明實(shí)施例的技術(shù)方案，通過在每個(gè)時(shí)間周期內(nèi)，譯碼級(jí)單元將符合派遣條件的第一當(dāng)前指令派遣至執(zhí)行級(jí)單元，執(zhí)行級(jí)單元對(duì)第二當(dāng)前指令進(jìn)行邏輯運(yùn)算，并將目標(biāo)邏輯運(yùn)算結(jié)果提交至執(zhí)行訪存流水線寄存器中，訪存級(jí)單元將目標(biāo)指令運(yùn)算結(jié)果提交至訪存寫回級(jí)流水線寄存器中的方式，能夠解決順序單發(fā)射、亂序執(zhí)行的五級(jí)流水線在存在先寫后寫相關(guān)性以及先寫后讀相關(guān)性時(shí)的資源沖突問題，實(shí)現(xiàn)將執(zhí)行級(jí)單元以及訪存級(jí)單元的指令保序提交到流水線寄存器，設(shè)計(jì)簡(jiǎn)單、通用性更高，能夠有效提高五級(jí)流水線的性能。

24、應(yīng)當(dāng)理解，本部分所描述的內(nèi)容并非旨在標(biāo)識(shí)本發(fā)明的實(shí)施例的關(guān)鍵或重要特征，也不用于限制本發(fā)明的范圍。本發(fā)明的其它特征將通過以下的說明書而變得容易理解。

技術(shù)特征：

1.一種五級(jí)流水線的數(shù)據(jù)處理方法，由具有五級(jí)流水線結(jié)構(gòu)的微處理器執(zhí)行，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，根據(jù)譯碼級(jí)單元中的第一當(dāng)前指令以及前序指令的指令信息，確定第一當(dāng)前指令是否符合派遣條件，并將符合派遣條件的第一當(dāng)前指令派遣至執(zhí)行級(jí)單元，包括：

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，通過譯碼級(jí)在確定前序指令中存在多周期指令時(shí)，檢測(cè)第一當(dāng)前指令與前序各多周期指令的相關(guān)性，并根據(jù)檢測(cè)結(jié)果，將符合派遣條件的第一當(dāng)前指令派遣至執(zhí)行級(jí)單元，包括：

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，通過執(zhí)行級(jí)單元，在至少一個(gè)邏輯運(yùn)算結(jié)果中確定當(dāng)前提交的目標(biāo)邏輯運(yùn)算結(jié)果，包括：

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，若確定執(zhí)行級(jí)單元中存在至少一條多周期指令的邏輯運(yùn)算結(jié)果，則將最先派遣至執(zhí)行級(jí)單元的多周期指令的邏輯運(yùn)算結(jié)果確定為目標(biāo)邏輯運(yùn)算結(jié)果，包括：

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，通過訪存級(jí)單元，在每個(gè)時(shí)間周期內(nèi)，確定訪存級(jí)單元當(dāng)前應(yīng)獲取的目標(biāo)指令運(yùn)算結(jié)果，包括：

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括：

8.一種五級(jí)流水線的數(shù)據(jù)處理裝置，由具有五級(jí)流水線結(jié)構(gòu)的微處理器執(zhí)行，其特征在于，包括：

9.一種五級(jí)流水線結(jié)構(gòu)，其特征在于，包括：取指級(jí)單元、譯碼級(jí)單元、執(zhí)行級(jí)單元、訪存級(jí)單元以及寫回級(jí)單元；

10.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括：

11.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)有計(jì)算機(jī)指令，所述計(jì)算機(jī)指令用于使處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1-7中任一項(xiàng)所述的五級(jí)流水線的數(shù)據(jù)處理方法。

技術(shù)總結(jié)
本發(fā)明公開了一種五級(jí)流水線的數(shù)據(jù)處理方法、裝置、流水線、設(shè)備及介質(zhì)。該方法由具有五級(jí)流水線結(jié)構(gòu)的微處理器執(zhí)行，包括：通過譯碼級(jí)單元，確定第一當(dāng)前指令是否符合派遣條件，將符合派遣條件的第一當(dāng)前指令派遣至執(zhí)行級(jí)單元；通過執(zhí)行級(jí)單元，對(duì)執(zhí)行級(jí)單元中的至少一個(gè)第二當(dāng)前指令進(jìn)行邏輯運(yùn)算，以及在至少一個(gè)邏輯運(yùn)算結(jié)果中確定當(dāng)前提交的目標(biāo)邏輯運(yùn)算結(jié)果，并將目標(biāo)邏輯運(yùn)算結(jié)果提交至執(zhí)行訪存流水線寄存器中；通過訪存級(jí)單元，確定訪存級(jí)單元當(dāng)前應(yīng)獲取的目標(biāo)指令運(yùn)算結(jié)果，并將獲取到的目標(biāo)指令運(yùn)算結(jié)果提交至訪存寫回流水線寄存器中。采用上述技術(shù)方案，解決了現(xiàn)有的五級(jí)流水線中的資源沖突問題，能夠有效提高五級(jí)流水線的性能。

技術(shù)研發(fā)人員：趙妍妮,王力,龔永鑫
受保護(hù)的技術(shù)使用者：宸芯科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19