本發(fā)明屬于接口電路
技術(shù)領(lǐng)域：
，特別涉及一種兼容mipi信號(hào)輸出的通用接口電路。
背景技術(shù)：
：在集成電路設(shè)計(jì)領(lǐng)域中，接口io(input/outputinterface)電路是一種用來(lái)實(shí)現(xiàn)芯片間相互通信的電路模塊。當(dāng)兩個(gè)或者多個(gè)芯片在進(jìn)行相互通信時(shí)，芯片通常會(huì)使用通用接口gpio(generalpurposeinput/outputinterface)電路與其他芯片或電路進(jìn)行通信。通用輸入輸出接口電路的特征為兼容多種電壓和多種傳輸邏輯，通用輸入輸出接口電路通常需要兼容1.2v/1.5v/1.8v/2.5v/3.3v等電壓，并兼容cmos信號(hào)和lvds等信號(hào)的傳輸。其中，cmos信號(hào)接口包括單端接口和差分接口，其中單端接口通過(guò)一根連線連接兩個(gè)接口進(jìn)行信號(hào)傳輸，其特征為所傳輸信號(hào)通過(guò)信號(hào)電壓的高低來(lái)作為數(shù)據(jù)0或數(shù)據(jù)1。如圖1所示，當(dāng)芯片1與芯片2進(jìn)行通信，接口101通過(guò)其端口a連接至接口201的端口b，當(dāng)端口a向端口b傳輸數(shù)據(jù)1時(shí)，a端將一個(gè)高電壓傳輸至b端；當(dāng)端口a向端口b傳輸數(shù)據(jù)0時(shí)，a端將一個(gè)低電壓傳輸至b端。差分接口使用兩根連線連接兩對(duì)接口進(jìn)行信號(hào)傳輸，其特征為通過(guò)兩個(gè)端口之間的差值來(lái)表征傳輸數(shù)據(jù)0或數(shù)據(jù)1，如圖2所示，當(dāng)芯片1與芯片2進(jìn)行通信，接口102通過(guò)其差分端口a+和a-連接至接口202的差分端口b+和b-，當(dāng)接口102向接口202傳輸數(shù)據(jù)1時(shí)，a+端將一個(gè)高電壓傳輸至b+端，a-端將一個(gè)低電壓傳輸至b-端；當(dāng)接口102向接口202傳輸數(shù)據(jù)0時(shí)，a+端將一個(gè)低電壓傳輸至b+端，a-端將一個(gè)高電壓傳輸至b-端。差分接口比起單端接口可以實(shí)現(xiàn)更好的傳輸性能和更快的傳輸速度。其中，低電壓差分接口lvds(lowvoltagedifferentialsignal)是一種高速差分接口，其特征為接口所傳輸?shù)臑殡娏餍盘?hào)，該種接口常用來(lái)傳輸視頻信號(hào)等高速數(shù)據(jù)信號(hào)。移動(dòng)產(chǎn)業(yè)處理器接口mipi(mobileindustryprocessorinterface)是一種由mipi聯(lián)盟發(fā)起的一種低壓低功耗接口，是為移動(dòng)應(yīng)用處理器制定的開(kāi)放標(biāo)準(zhǔn)和規(guī)范，作為在移動(dòng)設(shè)備中主流的高速圖像傳輸接口，已在智能手機(jī)、平板電腦、可穿戴設(shè)備和虛擬現(xiàn)實(shí)設(shè)備等領(lǐng)域得到了廣泛應(yīng)用。mipi接口也是一種差分接口，使用兩個(gè)端口傳輸?shù)碾妷翰畋碚鱾鬏敂?shù)據(jù)0或者數(shù)據(jù)1。mipi接口分為高速傳輸模式hsmode和低功耗傳輸模式lpmode，其中高速傳輸模式hsmode可以實(shí)現(xiàn)500mhz以上的傳輸速度，傳輸信號(hào)電平定義如表1所示，其基本特征為所傳輸高電平電壓為300mv～400mv；傳輸?shù)碗娖诫妷簽?v～100mv；高低電平平均值標(biāo)準(zhǔn)情況下為200mv，平均值浮動(dòng)區(qū)間可為150mv～250mv；高低電平差值標(biāo)準(zhǔn)情況下為200mv，差值浮動(dòng)區(qū)間為140mv～270mv。表1:mipihs模式定義mipi接口的低功耗傳輸模式lpmode傳輸信號(hào)電平定義如表2所示，該定義即為差分lcmos12輸出接口(接口輸出為差分輸出，采用1.2v電壓，cmos電平輸出)。parameterdescriptionminnommaxunitsnotesvohtheveninoutputhighlevel1.11.21.3vvoltheveninoutputlowlevel-5050mvzolpoutputimpendanceoflptransmitter110ω1,2表2:mipilp模式定義如圖3所示，為mipi接口高速傳輸模式hsmode和低功耗傳輸模式lpmode的信號(hào)示意圖，圖中高速傳輸模式傳輸信號(hào)幅度為100mv～300mv；低功耗傳輸模式傳輸信號(hào)幅度為0v～1.2v。隨著移動(dòng)電子設(shè)備的迅速發(fā)展，mipi接口作為一種用于移動(dòng)設(shè)備的新型高速接口，應(yīng)用越來(lái)越多，尤其是mipi輸出接口，廣泛用于圖像采集和顯示、電子設(shè)備屏幕顯示控制等?，F(xiàn)有的mipi輸出接口分為兩種，一種為單獨(dú)的mipi輸出接口電路，如圖4所示，這樣方案需要在芯片中設(shè)計(jì)一對(duì)單獨(dú)的mipi接口電路用于mipi信號(hào)的傳輸，這對(duì)接口也將只能用于mipi信號(hào)發(fā)送。另一種為fpga使用差分輸出lvds25e(偽lvds)及一對(duì)lvcmos12差分輸出以及片外電阻網(wǎng)絡(luò)，如圖5所示，模擬mipi信號(hào)傳輸?shù)慕鉀Q方案，這種方案需要使用兩對(duì)接口電路(一對(duì)lvds25e輸出接口，一對(duì)差分lvcmos12輸出接口)才能實(shí)現(xiàn)對(duì)mipi輸出的兼容，但是該種方案中，由于lvds25e(偽lvds)輸出速度較低，會(huì)影響該種方案模擬mipi接口高速傳輸模式hsmode的輸出速度。綜上所述，現(xiàn)有技術(shù)中存在現(xiàn)有的通用接口電路無(wú)法兼容mipi輸出接口的問(wèn)題。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的目的在于提供一種兼容mipi信號(hào)輸出的通用接口電路，以解決現(xiàn)有技術(shù)中存在現(xiàn)有的通用接口電路無(wú)法兼容mipi輸出接口的問(wèn)題。本發(fā)明提供一種兼容mipi信號(hào)輸出的通用接口電路，所述通用接口電路包括第一coms信號(hào)輸出模塊、lvds信號(hào)輸出模塊以及第二coms信號(hào)輸出模塊，所述第一coms信號(hào)輸出模塊和所述第二coms信號(hào)輸出模塊上分別設(shè)有輸出使能輸入端和數(shù)據(jù)輸入端，所述lvds信號(hào)輸出模塊上設(shè)有l(wèi)vds輸出使能輸入端和數(shù)據(jù)輸入端，所述第一coms信號(hào)輸出模塊的數(shù)據(jù)輸入端連接所述lvds信號(hào)輸出模塊的數(shù)據(jù)輸入端，所述第一coms信號(hào)輸出模塊的信號(hào)輸出端連接所述lvds信號(hào)輸出模塊的第一信號(hào)輸出端，所述第二coms信號(hào)輸出模塊的信號(hào)輸出端連接所述lvds信號(hào)輸出模塊的第二信號(hào)輸出端；所述通用接口電路還包括第一下拉模塊和第二下拉模塊，所述lvds信號(hào)輸出模塊設(shè)有mipi輸出使能輸入端，所述mipi輸出使能輸入端分別連接所述第一下拉模塊的控制端和所述第二下拉模塊的控制端，所述第一下拉模塊的信號(hào)輸入端連接所述lvds信號(hào)輸出模塊的第一信號(hào)輸出端，所述第一下拉模塊的信號(hào)輸出端接地，所述第二下拉模塊的信號(hào)輸入端連接所述lvds信號(hào)輸出模塊的第二信號(hào)輸出端，所述第二下拉模塊的信號(hào)輸出端接地；所述lvds信號(hào)輸出模塊的mipi信號(hào)使能輸入端輸入mipi電平有效信號(hào)且所述第一coms信號(hào)輸出模塊和所述第二coms信號(hào)輸出模塊的輸出使能輸入端均輸入電平無(wú)效信號(hào)時(shí)，所述第一下拉模塊和所述第二下拉模塊根據(jù)所述mipi電平有效信號(hào)處于工作狀態(tài)，所述lvds信號(hào)輸出模塊根據(jù)其數(shù)據(jù)輸入端輸入的邏輯控制信號(hào)向所述第一下拉模塊或者所述第二下拉模塊輸出電流信號(hào)，以使所述第一信號(hào)輸出端和第二信號(hào)輸出端的電壓為預(yù)設(shè)電壓值。本發(fā)明實(shí)施例提供一種兼容mipi信號(hào)輸出的通用接口電路，在lvds信號(hào)輸出模塊上設(shè)置mipi信號(hào)使能輸入端，同時(shí)在第一信號(hào)輸出端和第二信號(hào)輸出端分別連接第一下拉模塊和第二下拉模塊，當(dāng)mipi信號(hào)使能輸入端輸入mipi電平有效信號(hào)且第一coms信號(hào)輸出模塊和第二coms信號(hào)輸出模塊的輸出使能輸入端均輸入電平無(wú)效信號(hào)時(shí)，第一下拉模塊和第二下拉模塊根據(jù)所述mipi電平有效信號(hào)處于工作狀態(tài)，lvds信號(hào)輸出模塊根據(jù)其數(shù)據(jù)輸入端輸入的邏輯控制信號(hào)向第一下拉模塊或者第二下拉模塊輸出電流信號(hào)，以使第一信號(hào)輸出端或者第二信號(hào)輸出端的電壓為預(yù)設(shè)電壓值，通過(guò)lvds信號(hào)輸出模塊實(shí)現(xiàn)了mipi接口高速傳輸模式hsmode的輸出，解決現(xiàn)有技術(shù)中存在現(xiàn)有的通用接口電路無(wú)法兼容mipi輸出接口的問(wèn)題。附圖說(shuō)明為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是現(xiàn)有技術(shù)中提供的coms信號(hào)接口中單端接口的電路示意圖；圖2是現(xiàn)有技術(shù)中提供的coms信號(hào)接口中差分接口的電路示意圖；圖3是現(xiàn)有技術(shù)中提供的mipi接口高速傳輸模式hsmode和低功耗傳輸模式lpmode的信號(hào)示意圖；圖4是現(xiàn)有技術(shù)中提供的mipi輸出接口的電路示意圖；圖5是現(xiàn)有技術(shù)中提供的fpga使用lvds25e和差分lvcmos12接口模擬mipi輸出接口的電路示意圖；圖6是本發(fā)明實(shí)施例提供的一種兼容mipi信號(hào)輸出的通用接口電路的結(jié)構(gòu)示意圖；圖7是本發(fā)明實(shí)施例提供的一種通用接口電路的結(jié)構(gòu)示意圖；圖8是本發(fā)明實(shí)施例提供的一種兼容mipi信號(hào)輸出的通用接口電路中的lvds信號(hào)輸出模塊的結(jié)構(gòu)示意圖；圖9是本發(fā)明實(shí)施例提供的一種兼容mipi信號(hào)輸出的通用接口電路中的第一下拉模塊的電路結(jié)構(gòu)圖；圖10是本發(fā)明實(shí)施例提供的一種兼容mipi信號(hào)輸出的通用接口電路中的第二下拉模塊的電路結(jié)構(gòu)圖。具體實(shí)施方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。為了說(shuō)明本發(fā)明所述的技術(shù)方案，下面通過(guò)具體實(shí)施例來(lái)進(jìn)行說(shuō)明。本發(fā)明實(shí)施例一種兼容mipi信號(hào)輸出的通用接口電路，請(qǐng)參閱圖6，通用接口電路包括第一coms信號(hào)輸出模塊10、lvds信號(hào)輸出模塊30以及第二coms信號(hào)輸出模塊20，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20上分別設(shè)有輸出使能輸入端和數(shù)據(jù)輸入端，lvds信號(hào)輸出模塊30上設(shè)有l(wèi)vds輸出使能輸入端和數(shù)據(jù)輸入端，第一coms信號(hào)輸出模塊10的數(shù)據(jù)輸入端連接lvds信號(hào)輸出模塊30的數(shù)據(jù)輸入端，第一coms信號(hào)輸出模塊10的信號(hào)輸出端連接lvds信號(hào)輸出模塊30的第一信號(hào)輸出端，第二coms信號(hào)輸出模塊20的信號(hào)輸出端連接lvds信號(hào)輸出模塊30的第二信號(hào)輸出端。該通用接口電路還包括第一下拉模塊40和第二下拉模塊50，lvds信號(hào)輸出模塊30設(shè)有mipi輸出使能輸入端，mipi輸出使能輸入端分別連接第一下拉模塊40的控制端和第二下拉模塊50的控制端，第一下拉模塊40的信號(hào)輸入端連接lvds信號(hào)輸出模塊30的第一信號(hào)輸出端，第一下拉模塊40的信號(hào)輸出端接地，第二下拉模塊50的信號(hào)輸入端連接lvds信號(hào)輸出模塊30的第二信號(hào)輸出端，第二下拉模塊50的信號(hào)輸出端接地。lvds信號(hào)輸出模塊30的mipi信號(hào)使能輸入端輸入mipi電平有效信號(hào)且第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20的輸出使能輸入端均輸入電平無(wú)效信號(hào)時(shí)，第一下拉模塊40和第二下拉模塊50根據(jù)mipi電平有效信號(hào)處于工作狀態(tài)，lvds信號(hào)輸出模塊30根據(jù)其數(shù)據(jù)輸入端輸入的邏輯控制信號(hào)向第一下拉模塊40或者第二下拉模塊50輸出電流信號(hào)，以使第一信號(hào)輸出端和第二信號(hào)輸出端的電壓為預(yù)設(shè)電壓值。為了對(duì)本發(fā)明進(jìn)行詳細(xì)的描述，先闡述通用接口電路gpio的輸出電路結(jié)構(gòu)，如圖7所示，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20用于輸出cmos信號(hào)，兼容1.2v/1.5v/1.8v/2.5v/3.3v等輸出電壓，以輸出高電平表示邏輯1，輸出低電平表征邏輯0，第一coms信號(hào)輸出模塊10的輸出使能輸入端為oe+，數(shù)據(jù)輸入端為d+，第二coms信號(hào)輸出模塊20的輸出使能輸入端為oe-，數(shù)據(jù)輸入端為d-，lvds信號(hào)輸出模塊30的lvds輸出使能輸入端為lvds_oe，第一coms信號(hào)輸出模塊10的輸出使能輸入端oe+端輸入高低電平信號(hào)控制第一coms信號(hào)輸出模塊10輸出使能，第二coms信號(hào)輸出模塊20的輸出使能輸入端為oe-端輸入高低電平控制第二coms信號(hào)輸出模塊20輸出使能，例如：當(dāng)oe+端和oe-端為高電平、lvds_oe端為低電平時(shí)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20可以進(jìn)行數(shù)據(jù)輸出，第一coms信號(hào)輸出模塊10的輸出端a+輸出其數(shù)據(jù)輸入端d+的值，第二coms信號(hào)輸出模塊20的輸出端a-輸出其數(shù)據(jù)輸入端d-的值，此時(shí)，lvds信號(hào)輸出模塊30輸出為高阻態(tài)，不會(huì)影響第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20在信號(hào)輸出端a+和a-端輸出信號(hào)；當(dāng)oe+端和oe-端為低電平時(shí)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20輸出高阻態(tài)。當(dāng)?shù)谝籧oms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20用于差分cmos邏輯輸出時(shí)，此時(shí)oe+端和oe-端同時(shí)為高電平，使能第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20進(jìn)行信號(hào)輸出，數(shù)據(jù)輸入端d+端和d-端輸入為反相數(shù)據(jù)，信號(hào)輸出端a+端和a-端即相應(yīng)輸出反相數(shù)據(jù)，實(shí)現(xiàn)差分信號(hào)的輸出。對(duì)于lvds信號(hào)輸出模塊30，lvds(lowvoltagedifferentialsignal，低電壓差分信號(hào))接口電路是一種高速差分接口，其特征為接口所傳輸?shù)臑殡娏餍盘?hào)，該種接口常用來(lái)傳輸視頻信號(hào)等高速數(shù)據(jù)信號(hào)。具體的，如圖8所示，接口103為lvds接口電路的發(fā)送端，其輸出端為差分端口a+和a-；接口203為lvds接口的接收端，其輸入端口為b+和b-。由于lvds發(fā)送接口為電流輸出型接口電路，輸出源電流為i1，尾電流為i2，源電流i1和尾電流i2為恒定電流且電流值相等為il；為了接收發(fā)送端發(fā)送出的電流，在接收端203的輸入端口b+和b-之間連接電阻r1，其阻值為rl。當(dāng)接口103向接口203輸出lvds邏輯1時(shí)，開(kāi)關(guān)sw11和sw12閉合，開(kāi)關(guān)sw21和sw22斷開(kāi)，a+端輸出電流值為il的源電流到b+端，電流流過(guò)電阻r1到b-端流回到a-端，通過(guò)尾電流i2到地端，這樣在b+端和b-端之間形成電壓值為il×rl的正壓差用于接收l(shuí)vds邏輯1；當(dāng)接口103向接口203輸出lvds邏輯0時(shí)，開(kāi)關(guān)sw21和sw22閉合，開(kāi)關(guān)sw11和sw12斷開(kāi)，a-端輸出電流值為il的源電流到b-端，電流流過(guò)電阻r1從b+端流回到a+端，通過(guò)尾電流i2到地端，這樣在b+端和b-端之間形成電壓值為-il×rl的負(fù)壓差用于接收l(shuí)vds邏輯0。lvds信號(hào)輸出模塊30在接收到邏輯為1的邏輯控制信號(hào)時(shí)，a+端流出一個(gè)恒定電流il，而a-端流入該恒定電流il；當(dāng)輸出邏輯0的邏輯控制信號(hào)時(shí)，a-端流出一個(gè)恒定電流il，而a+端流入該恒定電流il，通過(guò)lvds_oe端輸入的高低電平控制lvds信號(hào)輸出模塊30輸出使能。例如：當(dāng)lvds_oe端為高電平、oe+端和oe-端為低電平時(shí)，lvds信號(hào)輸出模塊30輸出lvds信號(hào)，當(dāng)d+端的邏輯控制信號(hào)為1時(shí)，a+端流出一個(gè)恒定電流il，a-端流入該恒定電流il；當(dāng)d+端的邏輯控制信號(hào)為0時(shí)，a-端流出一個(gè)恒定電流il，a+端流入該恒定電流il，此時(shí)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20輸出高阻態(tài)，不會(huì)影響lvds信號(hào)輸出模塊30在a+端和a-端輸出的lvds信號(hào)，當(dāng)lvds_oe為低電平時(shí)，lvds信號(hào)輸出模塊30輸出高阻態(tài)。需要說(shuō)明的是，在該gpio電路中，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20可以分別輸出coms信號(hào)或者同時(shí)輸出coms信號(hào)，此時(shí)，lvds信號(hào)輸出模塊30為高阻狀態(tài)；當(dāng)lvds信號(hào)輸出模塊30輸出lvds信號(hào)時(shí)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20同時(shí)為高阻態(tài)。本發(fā)明實(shí)施例將mipi輸出接口功能集成在現(xiàn)有的帶有l(wèi)vds輸出的通用接口電路gpio中，在lvds信號(hào)輸出模塊30增加mipi輸出使能輸入端mipi_hs_oe，其中，lvds信號(hào)輸出模塊30上設(shè)有l(wèi)vds_oe端口，在lvds信號(hào)輸出模塊30的第一信號(hào)輸出端和第二信號(hào)輸出端分別連接第一下拉模塊40和第二下拉模塊50，第一下拉模塊40和第二下拉模塊50與地連接，增加的mipi_hs_oe端與lvds_oe端口的不同點(diǎn)在于其還同時(shí)連接第一下拉模塊40和第二下拉模塊50。當(dāng)lvds_oe端輸入使能信號(hào)時(shí)，僅僅會(huì)打開(kāi)lvds信號(hào)輸出模塊30進(jìn)行l(wèi)vds輸出，此時(shí)，第一下拉模塊40和第二下拉模塊50不會(huì)打開(kāi)；當(dāng)mipi_hs_oe端輸入使能信號(hào)時(shí)，lvds信號(hào)輸出模塊30、第一下拉模塊40和第二下拉模塊50會(huì)同時(shí)打開(kāi)，即為mipihsmode輸出，因此mipi_hs_oe使能相當(dāng)于lvds_oe使能的同時(shí)打開(kāi)了第一下拉模塊40和第二下拉模塊50的開(kāi)關(guān)。對(duì)于第一信號(hào)輸出端的輸出電壓為預(yù)設(shè)電壓值時(shí)，具體的，lvds信號(hào)輸出模塊30的mipi信號(hào)使能輸入端輸入mipi電平有效信號(hào)且第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20的輸出使能輸入端均輸入電平無(wú)效信號(hào)時(shí)，第一下拉模塊40和第二下拉模塊50根據(jù)mipi電平有效信號(hào)處于工作狀態(tài)，lvds信號(hào)輸出模塊30根據(jù)其數(shù)據(jù)輸入端輸入邏輯為1的邏輯控制信號(hào)時(shí)，lvds信號(hào)輸出模塊30向第一下拉模塊40輸出電流信號(hào)，第一下拉模塊40根據(jù)電流信號(hào)使第一信號(hào)輸出端的電壓為第一預(yù)設(shè)電壓值，第二信號(hào)輸出端與地連接。對(duì)于第二信號(hào)輸出端的輸出電壓為預(yù)設(shè)電壓值時(shí)，具體的，lvds信號(hào)輸出模塊30的mipi信號(hào)使能輸入端輸入mipi電平有效信號(hào)且第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20的輸出使能輸入端均輸入電平無(wú)效信號(hào)時(shí)，第一下拉模塊40和第二下拉模塊50根據(jù)mipi電平有效信號(hào)處于工作狀態(tài)，lvds信號(hào)輸出模塊30根據(jù)其數(shù)據(jù)輸入端輸入邏輯為0的邏輯控制信號(hào)時(shí)，lvds信號(hào)輸出模塊30向第二下拉模塊50輸出電流信號(hào)，第二下拉模塊50根據(jù)電流信號(hào)使第二信號(hào)輸出端的電壓為第二預(yù)設(shè)電壓值，第一信號(hào)輸出端與地連接。本發(fā)明實(shí)施例不僅可以通過(guò)第一信號(hào)輸出端和第二信號(hào)輸出端實(shí)現(xiàn)輸出mipi接口告訴傳輸模式hsmode的輸出，還可以通過(guò)第一信號(hào)輸出端和第二信號(hào)輸出端實(shí)現(xiàn)coms信號(hào)的輸出具體的，lvds信號(hào)輸出模塊30的mipi信號(hào)使能輸入端輸入mipi電平無(wú)效信號(hào)、lvds信號(hào)輸出模塊30的lvds輸出使能輸入端輸入電平無(wú)效信號(hào)且第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20的輸出使能輸入端均輸入電平有效信號(hào)且時(shí)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20輸出coms信號(hào)。由于此時(shí)mipi信號(hào)使能輸入端輸入mipi電平無(wú)效信號(hào)，lvds信號(hào)輸出模塊30處于高阻態(tài)狀態(tài)，第一下拉模塊40和第二下拉模塊50處于關(guān)斷狀態(tài)，通過(guò)設(shè)置第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20數(shù)據(jù)輸入信號(hào)，可以實(shí)現(xiàn)第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20輸出coms信號(hào)。進(jìn)一步的，lvds信號(hào)輸出模塊30的mipi信號(hào)使能輸入端輸入mipi電平無(wú)效信號(hào)、lvds信號(hào)輸出模塊30的lvds輸出使能輸入端輸入電平有效信號(hào)且第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20的輸出使能輸入端均輸入電平無(wú)效信號(hào)且時(shí)，lvds信號(hào)輸出模塊30輸出lvds信號(hào)。對(duì)于lvds信號(hào)輸出模塊30，具體的，如圖8所示，lvds信號(hào)輸出模塊30包括第一可控開(kāi)關(guān)sw21、第二可控開(kāi)關(guān)sw11、第三可控開(kāi)關(guān)sw12以及第四可控開(kāi)關(guān)sw22，第一可控開(kāi)關(guān)sw21的輸入端與第二可控開(kāi)關(guān)sw11的輸入端共接并構(gòu)成lvds信號(hào)輸出模塊30的mipi信號(hào)使能輸入端，第一可控開(kāi)關(guān)sw21的輸出端與第三可控開(kāi)關(guān)sw12的輸入端共接并構(gòu)成lvds信號(hào)輸出模塊30的第二信號(hào)輸出端，第二可控開(kāi)關(guān)sw11的輸出端與第四可控開(kāi)關(guān)sw22的輸入端共接并構(gòu)成lvds信號(hào)輸出模塊30的第一信號(hào)輸出端，第三可控開(kāi)關(guān)sw12的輸出端與第四可控開(kāi)關(guān)sw22的輸入端共接于地，第一可控開(kāi)關(guān)sw21、第二可控開(kāi)關(guān)sw11、第三可控開(kāi)關(guān)sw12以及第四可控開(kāi)關(guān)sw22根據(jù)邏輯控制信號(hào)處于導(dǎo)通或者關(guān)斷狀態(tài)。其中，mipi輸出使能輸入端與lvds輸出使能輸入端均連接vdd，邏輯控制信號(hào)連接第一可控開(kāi)關(guān)sw21、第二可控開(kāi)關(guān)sw11、第三可控開(kāi)關(guān)sw12以及第四可控開(kāi)關(guān)sw22的控制端。當(dāng)lvds信號(hào)輸出模塊30的數(shù)據(jù)輸入端輸入邏輯為1的邏輯控制信號(hào)時(shí)，第二可控開(kāi)關(guān)sw11和第三可控開(kāi)關(guān)sw12處于導(dǎo)通狀態(tài)，第一可控開(kāi)關(guān)sw21和第四可控開(kāi)關(guān)sw22處于關(guān)斷狀態(tài)。當(dāng)lvds信號(hào)輸出模塊30的數(shù)據(jù)輸入端輸入邏輯為0的邏輯控制信號(hào)時(shí)，第二可控開(kāi)關(guān)sw11和第三可控開(kāi)關(guān)sw12處于關(guān)斷狀態(tài)，第一可控開(kāi)關(guān)sw21和第四可控開(kāi)關(guān)sw22處于導(dǎo)通狀態(tài)。對(duì)于第一下拉模塊40，具體的，如圖9所示，第一下拉模塊40包括第五可控開(kāi)關(guān)sw101和第一下拉電阻r2，第五可控開(kāi)關(guān)sw101的輸入端為第一下拉模塊40的信號(hào)輸入端，第五可控開(kāi)關(guān)sw101的控制端為第一下拉模塊40的控制端，第五可控開(kāi)關(guān)sw101的輸出端連接第一下拉電阻r2的第一端，第一下拉電阻r2的第二端接地。對(duì)于第二下拉模塊50，具體的，如圖10所示，第二下拉模塊50包括第六可控開(kāi)關(guān)sw102和第二下拉電阻r3，第六可控開(kāi)關(guān)sw102的輸入端為第二下拉模塊50的信號(hào)輸入端，第六可控開(kāi)關(guān)sw102的控制端為第二下拉模塊50的控制端，第六可控開(kāi)關(guān)sw102的輸出端連接第二下拉電阻r3的第一端，第二下拉電阻r3的第二端接地。如圖9和圖10所示，mipi_hs_oe信號(hào)同時(shí)控制第五可控開(kāi)關(guān)sw101和的第六可控開(kāi)關(guān)sw102通斷，當(dāng)mipi_hs_oe信號(hào)為高電平時(shí)，第一下拉模塊40和第二下拉模塊50中的第五可控開(kāi)關(guān)sw101和第六可控開(kāi)關(guān)sw102閉合導(dǎo)通，第五可控開(kāi)關(guān)sw101和第六可控開(kāi)關(guān)sw102連接電阻r2和電阻r3，其阻值均為rl2；當(dāng)mipi_hs_oe信號(hào)為低電平時(shí)，第一下拉模塊40和第二下拉模塊50中的第五可控開(kāi)關(guān)sw101和第六可控開(kāi)關(guān)sw102斷開(kāi)，處于斷路狀態(tài)。如圖6所示，將mipi輸出接口功能集成在現(xiàn)有的帶有l(wèi)vds輸出的通用接口電路gpio的示意圖中，當(dāng)mipi_hs_oe端信號(hào)為高電平、oe+端信號(hào)和oe-端信號(hào)為低電平時(shí)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20輸出為高阻態(tài)，lvds信號(hào)輸出模塊30輸出lvds信號(hào)同時(shí)第一下拉模塊40和第二下拉模塊50導(dǎo)通。當(dāng)d+端信號(hào)輸入邏輯為1的邏輯控制信號(hào)時(shí)，a+端流出恒定電流il經(jīng)第一下拉模塊40內(nèi)的第一下拉電阻r2到地，a+端電壓為il×rl2；a-端流入恒定電流il經(jīng)第二下拉模塊50內(nèi)的第二下拉電阻r3到地，因此a-端電壓會(huì)被拉到地即0v，由此，當(dāng)輸出邏輯為1時(shí)，a+端電壓為il×rl2，而a-端電壓為0。當(dāng)d+端信號(hào)輸入邏輯為0的邏輯控制信號(hào)時(shí)，a-端流出恒定電流il流第二下拉模塊50內(nèi)的第二下拉電阻r3到地，因此a-點(diǎn)電壓為il×rl2；a+端流入恒定電流il流經(jīng)第一下拉模塊40內(nèi)的第一下拉電阻r2到地，因此a+點(diǎn)電壓會(huì)被拉到地即0v，由此，當(dāng)輸出邏輯0時(shí)，a-端電壓為il×rl2，而a+端電壓為0。通過(guò)設(shè)置il電流值和rl2電阻值，使得il×rl2的電壓值為符合mipi接口高速傳輸模式hsmode要求的邏輯高電壓值(通常情況下該電壓值為300mv～400mv)，即可在mipi_hs_oe端信號(hào)為高電平、oe+端信號(hào)和oe-端信號(hào)為低電平時(shí)，輸出端a+端和a-端可以輸出mipi接口高速傳輸模式hsmode要求的信號(hào)電平。當(dāng)mipi_hs_oe端信號(hào)為低電平、oe+端信號(hào)和oe-端信號(hào)為高電平時(shí)，lvds信號(hào)輸出模塊30輸出高阻態(tài)，第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20輸出cmos信號(hào)，設(shè)置第一coms信號(hào)輸出模塊10和第二coms信號(hào)輸出模塊20的之間的電壓為1.2v，向第一coms信號(hào)輸出模塊10輸入d+信號(hào)和20模塊輸入d-反向信號(hào)，即10和20模塊輸出lvcmos12差分信號(hào)，該信號(hào)符合mipi接口低功耗傳輸模式lpmode的要求。經(jīng)以上分析，圖6所示的將mipi輸出接口功能集成在現(xiàn)有的帶有l(wèi)vds輸出的通用接口電路gpio中，通過(guò)將輸入控制信號(hào)使mipi_hs_oe端置高、oe+端和oe-端置低，該電路可以實(shí)現(xiàn)mipi接口高速傳輸模式hsmode的輸出；將mipi_hs_oe端置低、oe+端和oe-端置高，該電路可以實(shí)現(xiàn)mipi接口低功耗傳輸模式lpmode的輸出，由此，可以在圖6所示的通用接口電路gpio中實(shí)現(xiàn)了對(duì)mipi接口信號(hào)輸出的支持。而當(dāng)mipi_hs_oe端為低時(shí)，通用接口電路gpio仍可以實(shí)現(xiàn)cmos信號(hào)和lvds信號(hào)的輸出。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下做出若干等同替代或明顯變型，而且性能或用途相同，都應(yīng)當(dāng)視為屬于本發(fā)明由所提交的權(quán)利要求書(shū)確定的專利保護(hù)范圍。當(dāng)前第1頁(yè)12