本發(fā)明涉及本發(fā)明涉及計(jì)算機(jī)領(lǐng)域，尤其涉及一種支持高密度nvme存儲(chǔ)的多路計(jì)算機(jī)系統(tǒng)架構(gòu)。

背景技術(shù)：

隨著數(shù)據(jù)容量的增長(zhǎng)及對(duì)數(shù)據(jù)存儲(chǔ)速度的要求，現(xiàn)有技術(shù)的傳統(tǒng)計(jì)算機(jī)系統(tǒng)在計(jì)算密度和能力、高速網(wǎng)絡(luò)通訊帶寬支持、多應(yīng)用融合支持、高度、大容量數(shù)據(jù)存儲(chǔ)等方面都無(wú)法應(yīng)對(duì)當(dāng)今及未來(lái)應(yīng)用發(fā)展的需求。同時(shí)隨著pcie技術(shù)發(fā)展的成熟，可以通過(guò)pcie互聯(lián)技術(shù)來(lái)對(duì)計(jì)算機(jī)系統(tǒng)的計(jì)算、存儲(chǔ)及通訊能力來(lái)進(jìn)一步的擴(kuò)展。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的就是為解決現(xiàn)有技術(shù)存在的上述問(wèn)題，提供一種一種支持高密度nvme存儲(chǔ)的多路計(jì)算機(jī)系統(tǒng)架構(gòu)；本發(fā)明在計(jì)算機(jī)系統(tǒng)中采用融合架構(gòu)，，對(duì)網(wǎng)絡(luò)、存儲(chǔ)及計(jì)算加速應(yīng)用的融合，支持100gb/s網(wǎng)絡(luò)傳輸、32gb/s光纖存儲(chǔ)及fpga異構(gòu)加速的應(yīng)用；實(shí)現(xiàn)了計(jì)算機(jī)系統(tǒng)的計(jì)算、存儲(chǔ)及通訊能力來(lái)進(jìn)一步的擴(kuò)展，滿足了計(jì)算機(jī)系統(tǒng)在計(jì)算密度和能力、高速網(wǎng)絡(luò)通訊帶寬支持、多應(yīng)用融合支持、高度、大容量數(shù)據(jù)存儲(chǔ)等方面的應(yīng)用需求。

本發(fā)明解決技術(shù)問(wèn)題的技術(shù)方案為：

一種支持高密度nvme存儲(chǔ)的多路計(jì)算機(jī)系統(tǒng)架構(gòu)，包括兩個(gè)獨(dú)立的負(fù)責(zé)核心數(shù)據(jù)的處理的計(jì)算模組、兩個(gè)高速存儲(chǔ)模塊和兩個(gè)電源模塊，所述的計(jì)算模組主要負(fù)責(zé)核心數(shù)據(jù)的處理，所述計(jì)算模組與高速存儲(chǔ)模塊間主要通過(guò)pciex16的信號(hào)連接、實(shí)現(xiàn)對(duì)計(jì)算模組存儲(chǔ)能力的擴(kuò)展，電源模塊給兩個(gè)計(jì)算模組和兩個(gè)高速存儲(chǔ)模塊提供供電；每個(gè)所述的高速存儲(chǔ)模塊提供八個(gè)m.2的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元與計(jì)算模組通過(guò)pcie3.0x2的鏈路連接，提供16gb/s的數(shù)據(jù)帶寬，可支持2tb的物理存儲(chǔ)空間，整個(gè)高速存儲(chǔ)模塊可提供16tb容量的存儲(chǔ)空間，整體最大帶寬128gb/s。

每個(gè)所述的計(jì)算模組主要包括處理單元ⅰ和處理單元ⅱ、擴(kuò)展模組ⅰ和擴(kuò)展模組ⅱ、若干網(wǎng)絡(luò)擴(kuò)展模組、管理單元、pcie擴(kuò)展單元，其中處理單元ⅰ和處理單元ⅱ包括兩顆傳統(tǒng)基于x86架構(gòu)的intelxeon處理器，支持二十八個(gè)邏輯計(jì)算核心，處理單元ⅰ和處理單元ⅱ的內(nèi)存控制器支持六個(gè)內(nèi)存通道支持十八個(gè)dimm插槽，可支持576tb的存儲(chǔ)空間、48組pcielane，兩個(gè)處理器間通過(guò)upi總線連接，帶寬可達(dá)9.6gt/s，實(shí)現(xiàn)兩個(gè)處理單元ⅰ和處理單元ⅱ間的信息交互；其中處理單元ⅰ會(huì)引出1組pciex16的信號(hào)與擴(kuò)展模組ⅰ連接，同時(shí)處理單元ⅱ會(huì)引出1組pciex16的信號(hào)與擴(kuò)展模組ⅱ連接，從處理單元ⅰ的pe2端口會(huì)引出兩組pciex8的信號(hào)分別與網(wǎng)絡(luò)擴(kuò)展模組ⅰ和網(wǎng)絡(luò)擴(kuò)展模組ⅱ進(jìn)行連接，通過(guò)網(wǎng)絡(luò)擴(kuò)展模組ⅰ和網(wǎng)絡(luò)擴(kuò)展模組ⅱ可以支持ocpmezznic卡，實(shí)現(xiàn)對(duì)高速網(wǎng)絡(luò)的支持，可以支持25gb/s、50gb/s和100gb/s的網(wǎng)絡(luò)應(yīng)用；從處理單元ⅱ引出2組pciex8的信號(hào)分別連接到pcie擴(kuò)展模組，pcie模組與系統(tǒng)中的高速存儲(chǔ)模塊，每個(gè)高速存儲(chǔ)模塊提供八個(gè)m.2的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元與計(jì)算模組通過(guò)pcie3.0x2的鏈路連接，提供16gb/s的數(shù)據(jù)帶寬，可支持2tb的物理存儲(chǔ)空間，整個(gè)高速存儲(chǔ)模塊可提供16tb容量的存儲(chǔ)空間，整體最大帶寬128gb/s。

所述擴(kuò)展模組ⅰ和擴(kuò)展模組ⅱ的數(shù)據(jù)帶寬均可達(dá)到128gb/s，可以搭配傳統(tǒng)基于pcie接口的40gb/s、100gb/s高度網(wǎng)絡(luò)通訊卡，也可搭配8gb/s、16gb/s和32gb/s的光纖通訊卡與存儲(chǔ)設(shè)備進(jìn)行連接擴(kuò)展系統(tǒng)的磁盤存儲(chǔ)能力，還可搭配fpga類似的協(xié)處理加速卡擴(kuò)展整個(gè)系統(tǒng)的信息處理能力。

所述管理單元主要負(fù)責(zé)整個(gè)計(jì)算單元運(yùn)行狀態(tài)的監(jiān)控，包括關(guān)鍵器件電壓、電流的時(shí)時(shí)數(shù)值、溫度運(yùn)行數(shù)據(jù)，其與集中控制單元間通過(guò)pcie、usb、i2c總線進(jìn)行連接，同時(shí)通過(guò)一組i2c總線與系統(tǒng)中的管理模塊進(jìn)行連接，客戶可以通過(guò)管理模塊實(shí)現(xiàn)對(duì)系統(tǒng)中的4個(gè)計(jì)算模組進(jìn)行統(tǒng)一的管理。

還包括集中控制單元，所述集中控制單元上行通過(guò)dmi總線和pciex16的鏈路與處理單元ⅱ連接，通過(guò)四組kr總線與網(wǎng)絡(luò)擴(kuò)展模組ⅲ進(jìn)行連接，網(wǎng)絡(luò)擴(kuò)展模組ⅲ實(shí)現(xiàn)系統(tǒng)網(wǎng)絡(luò)功能的增強(qiáng)，通過(guò)網(wǎng)絡(luò)擴(kuò)展模組ⅲ可以支持標(biāo)準(zhǔn)ocpmezzphy卡，靈活支持雙口1gb/srj45、四口1gb/srj45、雙口10gb/ssfp+、四口10gb/ssfp+及單口40gb/sqsfp網(wǎng)絡(luò)擴(kuò)展卡；同時(shí)集中控制單元通過(guò)sata和pciex4信號(hào)與m.2設(shè)備連接，m.2用來(lái)存放計(jì)算單元中短期處理的數(shù)據(jù)，提供4tb的物理存儲(chǔ)空間。

兩個(gè)獨(dú)立的所述計(jì)算模組設(shè)于1u的空間前部設(shè)計(jì)，兩個(gè)高速存儲(chǔ)模塊設(shè)于空間中部，風(fēng)扇和電源模組設(shè)于空間后部。

本發(fā)明的有益效果：

1.本發(fā)明在計(jì)算機(jī)系統(tǒng)中采用融合架構(gòu)，在同一架構(gòu)中可以同時(shí)實(shí)現(xiàn)高密度數(shù)據(jù)計(jì)算和高速數(shù)據(jù)存儲(chǔ)。在新的計(jì)算機(jī)系統(tǒng)架構(gòu)中，在1u空間內(nèi)設(shè)計(jì)兩個(gè)獨(dú)立的計(jì)算模組，同時(shí)每個(gè)計(jì)算模組實(shí)現(xiàn)對(duì)網(wǎng)絡(luò)、存儲(chǔ)及計(jì)算加速應(yīng)用的融合，支持100gb/s網(wǎng)絡(luò)傳輸、32gb/s光纖存儲(chǔ)及fpga異構(gòu)加速的應(yīng)用；實(shí)現(xiàn)了計(jì)算機(jī)系統(tǒng)的計(jì)算、存儲(chǔ)及通訊能力來(lái)進(jìn)一步的擴(kuò)展，滿足了計(jì)算機(jī)系統(tǒng)在計(jì)算密度和能力、高速網(wǎng)絡(luò)通訊帶寬支持、多應(yīng)用融合支持、高度、大容量數(shù)據(jù)存儲(chǔ)等方面的應(yīng)用需求。

2.通過(guò)在新的計(jì)算機(jī)系統(tǒng)架構(gòu)中，設(shè)計(jì)2組高速存儲(chǔ)模塊，每個(gè)高速存儲(chǔ)模塊提供八個(gè)m.2的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元與計(jì)算模組通過(guò)pcie3.0x2的鏈路連接，提供16gb/s的數(shù)據(jù)帶寬，可支持2tb的物理存儲(chǔ)空間，整個(gè)高速存儲(chǔ)模塊可提供16tb容量的存儲(chǔ)空間，整體最大帶寬128gb/s，實(shí)現(xiàn)對(duì)高密度、高帶寬數(shù)據(jù)存儲(chǔ)應(yīng)用的支持。

3.新系統(tǒng)從冗余安全考慮設(shè)計(jì)兩個(gè)電源模塊，當(dāng)任意模塊出現(xiàn)故障時(shí)，另一個(gè)模塊可以接替故障模塊繼續(xù)工作，保證整個(gè)系統(tǒng)的運(yùn)行，電源模塊給兩個(gè)計(jì)算模組和兩個(gè)高速存儲(chǔ)模塊提供供電、保證系統(tǒng)中各子模組的運(yùn)行。

附圖說(shuō)明

圖1為本發(fā)明的系統(tǒng)架構(gòu)圖；

圖2為本發(fā)明的計(jì)算模組原理框圖；

圖3為本發(fā)明新型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)框圖。

具體實(shí)施方式

為了更好地理解本發(fā)明，下面結(jié)合附圖來(lái)詳細(xì)解釋本發(fā)明的實(shí)施方式。

如圖1至3所示，一種支持高密度nvme存儲(chǔ)的多路計(jì)算機(jī)系統(tǒng)架構(gòu)，包括兩個(gè)獨(dú)立的負(fù)責(zé)核心數(shù)據(jù)的處理的計(jì)算模組、兩個(gè)高速存儲(chǔ)模塊、兩個(gè)電源模塊、風(fēng)扇，所述的計(jì)算模組主要負(fù)責(zé)核心數(shù)據(jù)的處理，所述計(jì)算模組與高速存儲(chǔ)模塊間主要通過(guò)pciex16的信號(hào)連接、實(shí)現(xiàn)對(duì)計(jì)算模組存儲(chǔ)能力的擴(kuò)展，電源模塊給兩個(gè)計(jì)算模組和兩個(gè)高速存儲(chǔ)模塊提供供電；每個(gè)所述的高速存儲(chǔ)模塊提供八個(gè)m.2的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元與計(jì)算模組通過(guò)pcie3.0x2的鏈路連接，提供16gb/s的數(shù)據(jù)帶寬，可支持2tb的物理存儲(chǔ)空間，整個(gè)高速存儲(chǔ)模塊可提供16tb容量的存儲(chǔ)空間，整體最大帶寬128gb/s。新系統(tǒng)從冗余安全考慮設(shè)計(jì)兩個(gè)電源模塊，當(dāng)任意模塊出現(xiàn)故障時(shí)，另一個(gè)模塊可以接替故障模塊繼續(xù)工作，保證整個(gè)系統(tǒng)的運(yùn)行，電源模塊給兩個(gè)計(jì)算模組和兩個(gè)高速存儲(chǔ)模塊提供供電、保證系統(tǒng)中各子模組的運(yùn)行。

每個(gè)所述的計(jì)算模組主要包括兩個(gè)處理單元、兩個(gè)擴(kuò)展模組、若干網(wǎng)絡(luò)擴(kuò)展模組、一個(gè)管理單元、一個(gè)pcie擴(kuò)展單元，其中處理單元包括兩顆傳統(tǒng)基于x86架構(gòu)的intelxeon處理器，支持二十八個(gè)邏輯計(jì)算核心，處理單元的內(nèi)存控制器支持六個(gè)內(nèi)存通道支持十八個(gè)dimm插槽，可支持576tb的存儲(chǔ)空間、48組pcielane，兩個(gè)處理器間通過(guò)upi總線連接，帶寬可達(dá)9.6gt/s，實(shí)現(xiàn)兩個(gè)處理單元間的信息交互。所述處理單元包括處理單元ⅰ、處理單元ⅱ，其中一個(gè)處理單元ⅰ會(huì)引出1組pciex16的信號(hào)與擴(kuò)展模組ⅰ連接，同時(shí)處理單元ⅱ會(huì)引出1組pciex16的信號(hào)與擴(kuò)展模組ⅱ連接，擴(kuò)展模組ⅰ和擴(kuò)展模組ⅱ的數(shù)據(jù)帶寬均可達(dá)到128gb/s，可以搭配傳統(tǒng)基于pcie接口的40gb/s、100gb/s高度網(wǎng)絡(luò)通訊卡，也可搭配8gb/s、16gb/s和32gb/s的光纖通訊卡與存儲(chǔ)設(shè)備進(jìn)行連接擴(kuò)展系統(tǒng)的磁盤存儲(chǔ)能力，還可搭配fpga類似的協(xié)處理加速卡擴(kuò)展整個(gè)系統(tǒng)的信息處理能力。從處理單元ⅰ的pe2端口會(huì)引出兩組pciex8的信號(hào)分別與網(wǎng)絡(luò)擴(kuò)展模組ⅰ和網(wǎng)絡(luò)擴(kuò)展模組ⅱ進(jìn)行連接，通過(guò)網(wǎng)絡(luò)擴(kuò)展模組ⅰ和網(wǎng)絡(luò)擴(kuò)展模組ⅱ可以支持ocpmezznic卡，實(shí)現(xiàn)對(duì)高速網(wǎng)絡(luò)的支持，可以支持25gb/s、50gb/s和100gb/s的網(wǎng)絡(luò)應(yīng)用。

從處理單元ⅱ引出2組pciex8的信號(hào)分別連接到pcie擴(kuò)展模組，pcie模組與系統(tǒng)中的高速存儲(chǔ)模塊，每個(gè)高速存儲(chǔ)模塊提供八個(gè)m.2的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元與計(jì)算模組通過(guò)pcie3.0x2的鏈路連接，提供16gb/s的數(shù)據(jù)帶寬，可支持2tb的物理存儲(chǔ)空間，整個(gè)高速存儲(chǔ)模塊可提供16tb容量的存儲(chǔ)空間，整體最大帶寬128gb/s。

所述管理單元主要負(fù)責(zé)整個(gè)計(jì)算單元運(yùn)行狀態(tài)的監(jiān)控，包括關(guān)鍵器件電壓、電流的時(shí)時(shí)數(shù)值、溫度運(yùn)行數(shù)據(jù)，其與集中控制單元間通過(guò)pcie、usb、i2c總線進(jìn)行連接，同時(shí)通過(guò)一組i2c總線與系統(tǒng)中的管理模塊進(jìn)行連接，客戶可以通過(guò)管理模塊實(shí)現(xiàn)對(duì)系統(tǒng)中的4個(gè)計(jì)算模組進(jìn)行統(tǒng)一的管理。

還包括集中控制單元，所述集中控制單元上行通過(guò)dmi總線和pciex16的鏈路與處理單元ⅱ連接，通過(guò)四組kr總線與網(wǎng)絡(luò)擴(kuò)展模組ⅲ進(jìn)行連接，網(wǎng)絡(luò)擴(kuò)展模組ⅲ實(shí)現(xiàn)系統(tǒng)網(wǎng)絡(luò)功能的增強(qiáng)，通過(guò)網(wǎng)絡(luò)擴(kuò)展模組?？梢灾С謽?biāo)準(zhǔn)ocpmezzphy卡，可以靈活支持雙口1gb/srj45、四口1gb/srj45、雙口10gb/ssfp+、四口10gb/ssfp+及單口40gb/sqsfp網(wǎng)絡(luò)擴(kuò)展卡。同時(shí)集中控制單元通過(guò)sata和pciex4信號(hào)與m.2設(shè)備連接，m.2用來(lái)存放計(jì)算單元中短期處理的數(shù)據(jù)，可以提供4tb的物理存儲(chǔ)空間。

圖3為一種支持高密度nvme存儲(chǔ)的多路計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)框圖，整個(gè)系統(tǒng)在1u的空間前部設(shè)計(jì)兩個(gè)獨(dú)立的計(jì)算模組；中部含兩個(gè)高速存儲(chǔ)模塊，每個(gè)高速存儲(chǔ)模塊提供八個(gè)m.2的存儲(chǔ)單元；系統(tǒng)后部是風(fēng)扇和電源模組。

上述雖然結(jié)合附圖對(duì)發(fā)明的具體實(shí)施方式進(jìn)行了描述，但并非對(duì)本發(fā)明保護(hù)范圍的限制，在本發(fā)明的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動(dòng)即可做出的各種修改或變形仍在本發(fā)明的保護(hù)范圍以內(nèi)。