本發(fā)明屬于檢測(cè)領(lǐng)域，尤其涉及一種心跳檢測(cè)方法、設(shè)備及系統(tǒng)。

背景技術(shù)：

fpga(field－programmablegatearray)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在pal、gal、cpld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(asic)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)，如今fpga在服務(wù)器領(lǐng)域使用廣泛，且在服務(wù)器核心部件中扮演著重要的角色，決定著與基板管理器bmc通信鏈路的連通性等。

但是，若無(wú)法實(shí)時(shí)有效的檢查fpga工作狀態(tài)，則會(huì)給服務(wù)器工作帶來(lái)較大的隱患，如導(dǎo)致服務(wù)器宕機(jī)或者工作異常等。

因此，迫切需要一種簡(jiǎn)單有效的方式來(lái)監(jiān)控fpga的工作狀態(tài)

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種心跳檢測(cè)方法、設(shè)備及系統(tǒng)，以解決上述問(wèn)題。

本發(fā)明實(shí)施例提供一種心跳檢測(cè)方法。上述方法包括以下步驟：

向現(xiàn)場(chǎng)可編程門(mén)陣列fpga的寄存器寫(xiě)入至少一個(gè)驗(yàn)證值；

通過(guò)比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取比較結(jié)果；

依據(jù)所述比較結(jié)果，對(duì)所述fpga進(jìn)行相應(yīng)處理。

本發(fā)明實(shí)施例還提供一種心跳檢測(cè)設(shè)備，包括寫(xiě)入模塊、比較模塊、處理模塊；其中，所述寫(xiě)入模塊通過(guò)所述比較模塊與所述處理模塊連接；

所述寫(xiě)入模塊，用于向現(xiàn)場(chǎng)可編程門(mén)陣列fpga的寄存器寫(xiě)入至少一個(gè)驗(yàn)證值；

所述比較模塊，用于通過(guò)比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取比較結(jié)果；

所述處理模塊，依據(jù)所述比較結(jié)果，對(duì)所述fpga進(jìn)行相應(yīng)處理。

本發(fā)明還提供一種心跳檢測(cè)系統(tǒng)，包括上述心跳檢測(cè)設(shè)備。

通過(guò)以下方案：向現(xiàn)場(chǎng)可編程門(mén)陣列fpga的寄存器寫(xiě)入至少一個(gè)驗(yàn)證值；通過(guò)比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取比較結(jié)果；依據(jù)所述比較結(jié)果，對(duì)所述fpga進(jìn)行相應(yīng)處理；實(shí)現(xiàn)了可以實(shí)時(shí)的監(jiān)測(cè)fpga的工作狀態(tài)。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1所示為根據(jù)本發(fā)明實(shí)施例1提供的心跳檢測(cè)方法的流程圖；

圖2所示為根據(jù)本發(fā)明實(shí)施例2提供的心跳檢測(cè)設(shè)備示意圖；

圖3所示為根據(jù)本發(fā)明實(shí)施例3提供的心跳檢測(cè)系統(tǒng)示意圖。

具體實(shí)施方式

下文中將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

圖1所示為根據(jù)本發(fā)明實(shí)施例1提供的心跳檢測(cè)方法的流程圖，包括以下步驟：

步驟101：向現(xiàn)場(chǎng)可編程門(mén)陣列fpga的寄存器寫(xiě)入至少一個(gè)驗(yàn)證值；

進(jìn)一步地，基板管理器即bmc通過(guò)定期交替的方式向寄存器寫(xiě)入固定值0xaa與0x55。

例如：基板管理器10點(diǎn)向fpga的寄存器寫(xiě)入固定值0xaa；10點(diǎn)30向fpga的寄存器寫(xiě)入固定值0x55；11點(diǎn)向fpga的寄存器寫(xiě)入固定值0xaa；11點(diǎn)30分向fpga的寄存器寫(xiě)入固定值0x55。

這樣每隔半小時(shí)以交替的方式向fpga的寄存器寫(xiě)入有規(guī)律的固定值0xaa與0x55，以便讀寫(xiě)前后比較。

步驟102：通過(guò)比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取比較結(jié)果；

步驟103：依據(jù)所述比較結(jié)果，對(duì)所述fpga進(jìn)行相應(yīng)處理。

進(jìn)一步地，基板管理器比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值；

若不一致，則統(tǒng)計(jì)預(yù)設(shè)時(shí)段內(nèi)獲取的不一致次數(shù)；

若所述不一致次數(shù)大于預(yù)設(shè)值，則判斷所述fpga處于異常工作模式，重啟所述fpga。

進(jìn)一步地，所述預(yù)設(shè)時(shí)段可以根據(jù)需要進(jìn)行靈活設(shè)置，例如：1小時(shí)；所述預(yù)設(shè)值可以根據(jù)需要進(jìn)行靈活設(shè)置，例如：6次。

基板管理器bmc提供通過(guò)增加容錯(cuò)機(jī)制避免某一次檢測(cè)異常導(dǎo)致重啟dpga即fpgareset，進(jìn)一步提升檢測(cè)的準(zhǔn)確性。

基板管理器通過(guò)將fpga的寄存器中的讀寫(xiě)的值進(jìn)行比較，若前后不一致，通過(guò)多次確認(rèn)，若依然不一致，則認(rèn)為fpga已經(jīng)進(jìn)入異常工作模式，bmc負(fù)責(zé)重啟dpga即fpgareset，來(lái)恢復(fù)其正常工作。

進(jìn)一步地，基板管理器比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值；

若不一致，則判斷所述fpga處于異常工作模式，重啟所述fpga。

上述方案的特點(diǎn)是若判斷不一致，則判斷所述fpga處于異常工作模式，重啟所述fpga，提高響應(yīng)速度，便于及時(shí)解決問(wèn)題，保障系統(tǒng)安全。

進(jìn)一步地，所述基板管理器通過(guò)通用輸入輸出接口即gpio直接重啟所述fpga。

進(jìn)一步地，基板管理器比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值；

若一致，則判斷所述fpga處于正常工作模式，繼續(xù)讀寫(xiě)所述寄存器。

圖2所示為根據(jù)本發(fā)明實(shí)施例2提供的心跳檢測(cè)設(shè)備示意圖，包括寫(xiě)入模塊201、比較模塊202、處理模塊203；其中，所述寫(xiě)入模塊201通過(guò)所述比較模塊202與所述處理模塊203連接；

所述寫(xiě)入模塊201，用于向現(xiàn)場(chǎng)可編程門(mén)陣列fpga的寄存器寫(xiě)入至少一個(gè)驗(yàn)證值；

所述比較模塊202，用于通過(guò)比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取比較結(jié)果；

所述處理模塊203，依據(jù)所述比較結(jié)果，對(duì)所述fpga進(jìn)行相應(yīng)處理。

進(jìn)一步地，

所述寫(xiě)入模塊，還用于通過(guò)定期交替的方式向所述寄存器寫(xiě)入固定值0xaa與0x55。

進(jìn)一步地，

所述比較模塊，還用于比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取不一致的比較結(jié)果；

所述處理模塊，還用于統(tǒng)計(jì)預(yù)設(shè)時(shí)段內(nèi)獲取的不一致次數(shù)；還用于若所述不一致次數(shù)大于預(yù)設(shè)值，則判斷所述fpga處于異常工作模式，重啟所述fpga。

圖3所示為根據(jù)本發(fā)明實(shí)施例3提供的心跳檢測(cè)系統(tǒng)示意圖，包括上述心跳檢測(cè)設(shè)備。

通過(guò)以下方案：向現(xiàn)場(chǎng)可編程門(mén)陣列fpga的寄存器寫(xiě)入至少一個(gè)驗(yàn)證值；通過(guò)比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值，獲取比較結(jié)果；依據(jù)所述比較結(jié)果，對(duì)所述fpga進(jìn)行相應(yīng)處理；實(shí)現(xiàn)了可以實(shí)時(shí)的監(jiān)測(cè)fpga的工作狀態(tài)。

通過(guò)以下方案：基板管理器比較從所述寄存器中讀取的驗(yàn)證值與寫(xiě)入所述寄存器的驗(yàn)證值；若不一致，則統(tǒng)計(jì)預(yù)設(shè)時(shí)段內(nèi)獲取的不一致次數(shù)；若所述不一致次數(shù)大于預(yù)設(shè)值，則判斷所述fpga處于異常工作模式，重啟所述fpga；該方案針對(duì)異常工作狀態(tài)增加相應(yīng)的容錯(cuò)機(jī)制和強(qiáng)制fpgareset來(lái)恢復(fù)正常工作，則在一定程度上也會(huì)提高服務(wù)器本身工作的穩(wěn)定性和容錯(cuò)性能。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。