本發(fā)明涉及微電子
技術(shù)領(lǐng)域：
及大規(guī)模集成電路中的片上系統(tǒng)soc領(lǐng)域，尤其主要涉及應(yīng)用于soc系統(tǒng)中的基于中斷機(jī)制實(shí)現(xiàn)的記錄高速輸入事件時(shí)間信息和連續(xù)的對(duì)配置的周期時(shí)間內(nèi)的脈沖進(jìn)行計(jì)數(shù)功能的ip模塊電路。
背景技術(shù)：
：在單片機(jī)中往往具有高速輸入器記錄高速輸入事件時(shí)間信息功能，且在一些硬件電路系統(tǒng)中，往往要求對(duì)設(shè)定時(shí)間內(nèi)某一路脈沖信號(hào)進(jìn)行脈沖個(gè)數(shù)計(jì)數(shù)。現(xiàn)有的技術(shù)往往在pcb硬件電路借助單片機(jī)功能實(shí)現(xiàn)，而隨著集成電路集成規(guī)模增大和電路設(shè)計(jì)功能復(fù)雜度提高，可以通過(guò)soc片上系統(tǒng)實(shí)現(xiàn)對(duì)高速輸入的事件進(jìn)行時(shí)間記錄和實(shí)現(xiàn)設(shè)定周期時(shí)間內(nèi)的輸入脈沖計(jì)數(shù)功能；且通過(guò)在soc系統(tǒng)實(shí)現(xiàn)具有電路面積減小、節(jié)約成本、方便易使用等特性。例如在專利《一種無(wú)線脈沖同步采樣方法》，授權(quán)公共號(hào)：cn104730483a一文中，提出了一種檢驗(yàn)脈沖丟失的方法；本文發(fā)明方案實(shí)現(xiàn)方法與該專利不同，主要實(shí)現(xiàn)對(duì)soc系統(tǒng)的某外部管腳連續(xù)的進(jìn)行脈沖個(gè)數(shù)計(jì)數(shù)，并且本設(shè)計(jì)是應(yīng)用于soc系統(tǒng)領(lǐng)域的電路。在論文《脈沖信號(hào)在導(dǎo)引頭測(cè)試中的檢測(cè)方法研究》，作者(曾慶中、何玉珠)，提出設(shè)計(jì)了一種脈沖計(jì)數(shù)電路，電路中內(nèi)部包含反相比例運(yùn)算電路、光耦隔離電路、整形緩沖電路3部分組成。該論文的方法不適合應(yīng)用于soc系統(tǒng)中實(shí)現(xiàn)，不同于本設(shè)計(jì)提出的脈沖計(jì)數(shù)電路。在論文《慣導(dǎo)組件多路脈沖計(jì)數(shù)系統(tǒng)設(shè)計(jì)》(作者：鄭屹，張志文)中提出采用usb設(shè)備和fpga對(duì)24路脈沖信號(hào)進(jìn)行連續(xù)計(jì)數(shù)，使用資源多且電路復(fù)雜、而且電路成本高，其不能應(yīng)用在soc系統(tǒng)中，其實(shí)現(xiàn)方法和本設(shè)計(jì)提出的方案不同。通過(guò)查閱和對(duì)比發(fā)現(xiàn)在現(xiàn)有的文獻(xiàn)中還沒(méi)有提出在soc系統(tǒng)中設(shè)計(jì)實(shí)現(xiàn)高速輸入功能和脈沖計(jì)數(shù)功能的電路方案。本文提出一種能夠應(yīng)用于soc系統(tǒng)中，通過(guò)soc系統(tǒng)中的處理器核的中斷響應(yīng)機(jī)制實(shí)現(xiàn)對(duì)soc某一個(gè)或幾個(gè)管腳的高速輸入事件的時(shí)間信息記錄，以及實(shí)現(xiàn)配置時(shí)間周期內(nèi)的脈沖計(jì)數(shù)功能；通過(guò)soc系統(tǒng)中的處理器核的中斷功能實(shí)現(xiàn)對(duì)外部高速輸入管腳的時(shí)間信息的讀取和處理，并實(shí)現(xiàn)配置時(shí)間內(nèi)對(duì)輸入脈沖個(gè)數(shù)計(jì)數(shù)和讀取。其具有占用面積小，使用資源少，節(jié)約成本等特性。技術(shù)實(shí)現(xiàn)要素：本發(fā)明設(shè)計(jì)一種適用于soc系統(tǒng)中用于記錄某一外部事件發(fā)生的時(shí)間，實(shí)現(xiàn)記錄高速輸入事件；并且可以實(shí)現(xiàn)連續(xù)的對(duì)設(shè)定的周期時(shí)間內(nèi)的輸入管腳的脈沖進(jìn)行計(jì)數(shù)功能。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種soc系統(tǒng)中的高速輸入器和脈沖計(jì)數(shù)器電路。一種soc系統(tǒng)中的高速輸入器和脈沖計(jì)數(shù)器電路，其特征是，包括高速輸入管腳、觸發(fā)器緩沖、事件輸入跳變檢測(cè)器、時(shí)鐘分頻器、定時(shí)器、用于存儲(chǔ)高速輸入事件時(shí)間信息的先進(jìn)先出隊(duì)列fifo1、用于存儲(chǔ)記錄設(shè)定周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)的先進(jìn)先出隊(duì)列fifo2、脈沖計(jì)數(shù)器和內(nèi)部中斷處理模塊；高速輸入管腳為連接到soc頂層用于外部事件信號(hào)的輸入；觸發(fā)器緩沖對(duì)通過(guò)高速輸入管腳輸入的信號(hào)進(jìn)行緩沖和過(guò)濾；事件輸入跳變檢測(cè)器，對(duì)外部跳變沿的事件檢測(cè)；時(shí)鐘分頻器對(duì)時(shí)鐘進(jìn)行分頻；定時(shí)器以時(shí)鐘分頻器輸出的時(shí)鐘周期為運(yùn)行時(shí)鐘周期，為高速輸入器和脈沖計(jì)數(shù)器內(nèi)部提供時(shí)間信息基準(zhǔn)；用于存儲(chǔ)高速輸入事件時(shí)間信息的先進(jìn)先出隊(duì)列fifo1用于存取高速輸入事件發(fā)生的時(shí)間；先進(jìn)先出隊(duì)列fifo1的寫使能由事件輸入跳變檢測(cè)器檢測(cè)到事件控制產(chǎn)生，并控制寫入當(dāng)前定時(shí)器時(shí)刻值到先進(jìn)先出隊(duì)列fifo1；脈沖計(jì)數(shù)器，對(duì)配置的周期時(shí)間段內(nèi)的高速輸入管腳的脈沖個(gè)數(shù)進(jìn)行記錄；用于存儲(chǔ)記錄設(shè)定周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)的先進(jìn)先出隊(duì)列fifo2，用來(lái)存取配置周期時(shí)間段內(nèi)的輸入管腳的脈沖個(gè)數(shù)；當(dāng)脈沖計(jì)數(shù)器發(fā)出計(jì)數(shù)結(jié)束標(biāo)志時(shí)，同時(shí)控制寫入記錄的脈沖個(gè)數(shù)到先進(jìn)先出隊(duì)列fifo2中；內(nèi)部中斷處理模塊用于中斷請(qǐng)求和中斷清除。還包括需要配置的寄存器，包括：計(jì)時(shí)控制寄存器、捕捉模式配置寄存器、定時(shí)器時(shí)間值寄存器、事件記錄時(shí)間信息寄存器、fifo1空滿狀態(tài)寄存器、fifo1復(fù)位清空寄存器、定時(shí)器溢出中斷標(biāo)志寄存器、事件檢測(cè)中斷標(biāo)志寄存器、定時(shí)器溢出中斷清除寄存器、配置的時(shí)間周期內(nèi)脈沖計(jì)數(shù)結(jié)束的中斷標(biāo)志寄存器、fifo2空滿狀態(tài)寄存器、需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期配置寄存器、脈沖計(jì)數(shù)起始使能及結(jié)束中斷使能寄存器、反映周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)寄存器和fifo2復(fù)位寄存器。事件輸入跳變檢測(cè)器通過(guò)捕捉模式配置寄存器中的capp和capn位配置對(duì)外部高速輸入管腳的電平變化類型進(jìn)行采樣記錄。當(dāng)有外部事件發(fā)生時(shí)，事件檢測(cè)中斷標(biāo)志寄存器中的事件檢測(cè)中斷標(biāo)志位被置為邏輯1并產(chǎn)生一個(gè)中斷請(qǐng)求；當(dāng)soc系統(tǒng)中的處理器核轉(zhuǎn)向中斷服務(wù)程序時(shí)，通過(guò)中斷服務(wù)程序清除此中斷標(biāo)志；當(dāng)soc中的微處理器接收到中斷信號(hào)讀取事件記錄時(shí)間信息寄存器的值，可讀取相應(yīng)輸入事件發(fā)生時(shí)刻的時(shí)間值，讀取一次先進(jìn)先出隊(duì)列fifo1中存儲(chǔ)的時(shí)間信息數(shù)據(jù)就送出一個(gè)。時(shí)鐘分頻器根據(jù)計(jì)時(shí)控制寄存器內(nèi)控制內(nèi)部工作時(shí)鐘分頻系數(shù)的位的值進(jìn)行分頻。當(dāng)計(jì)時(shí)控制寄存器的控制計(jì)數(shù)器/定時(shí)器運(yùn)行的位使能后，定時(shí)器開啟運(yùn)行，并且高速輸入器和脈沖計(jì)數(shù)器的內(nèi)部時(shí)間信息基準(zhǔn)都由定時(shí)器提供。當(dāng)配置脈沖計(jì)數(shù)起始使能及結(jié)束的中斷使能寄存器中的起始信號(hào)為1后，載入需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期配置寄存器的值，并同時(shí)載入此時(shí)定時(shí)器的初始值，當(dāng)定時(shí)器計(jì)時(shí)到定時(shí)器的初始值+需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期的值時(shí)，發(fā)出結(jié)束標(biāo)志；如果在使能脈沖計(jì)數(shù)結(jié)束中斷情況下，脈沖計(jì)數(shù)滿一次配置周期時(shí)間的結(jié)束中斷信號(hào)拉高，送至soc系統(tǒng)中的處理器。內(nèi)部中斷處理模塊是定時(shí)器計(jì)數(shù)值溢出中斷信號(hào)、事件檢測(cè)中斷信號(hào)、配置的時(shí)間周期內(nèi)脈沖計(jì)數(shù)結(jié)束后的中斷信號(hào)三路中斷相或邏輯后發(fā)出中斷請(qǐng)求到soc系統(tǒng)的中斷控制器模塊；內(nèi)部中斷處理模塊接收soc系統(tǒng)中的處理器核對(duì)高速輸入器和脈沖計(jì)數(shù)器的中斷請(qǐng)求響應(yīng)后的中斷清除信號(hào)，并清除相應(yīng)的中斷請(qǐng)求。高速輸入器和脈沖計(jì)數(shù)器作為一個(gè)通用的ip模塊集成在soc系統(tǒng)中使用，為高速輸入器和脈沖計(jì)數(shù)器的內(nèi)部寄存器分配片上soc系統(tǒng)的寄存器地址空間；通過(guò)soc系統(tǒng)的片上總線和總線接口，配置和讀寫高速輸入器和脈沖計(jì)數(shù)器的內(nèi)部寄存器。與現(xiàn)有技術(shù)相比，本發(fā)明有益效果：1、可作為soc系統(tǒng)中的通用ip模塊，主要是應(yīng)用于soc系統(tǒng)中，移植性高、通用性強(qiáng)。2、可集成于soc系統(tǒng)中，占用面積小、節(jié)約電路成本、使用資源有限，簡(jiǎn)單易實(shí)現(xiàn)。3、應(yīng)用在集成電路及soc系統(tǒng)領(lǐng)域，目前可查閱的文獻(xiàn)還沒(méi)有發(fā)現(xiàn)提出應(yīng)用在soc領(lǐng)域的高速輸入器和脈沖計(jì)數(shù)器。4、內(nèi)部設(shè)計(jì)能夠存儲(chǔ)一定捕捉事件時(shí)刻時(shí)間信息和存儲(chǔ)周期時(shí)間內(nèi)脈沖計(jì)數(shù)個(gè)數(shù)的fifo模塊，防止cpu不能及時(shí)響應(yīng)中斷覆蓋掉存儲(chǔ)的事件時(shí)間信息的值或周期時(shí)間內(nèi)管腳輸入的脈沖個(gè)數(shù)的值。5、如果只要求實(shí)現(xiàn)脈沖計(jì)數(shù)功能時(shí)，無(wú)需使能每次檢測(cè)事件發(fā)出的中斷至soc系統(tǒng)的處理器，占用較少的處理器控制資源即可實(shí)現(xiàn)脈沖計(jì)數(shù)功能。附圖說(shuō)明圖1高速輸入器和脈沖計(jì)數(shù)器系統(tǒng)框圖；圖2事件輸入跳變檢測(cè)器電路框圖；圖3脈沖計(jì)數(shù)器結(jié)構(gòu)框圖；圖4中斷處理模塊電路示意簡(jiǎn)圖。具體實(shí)施方式下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說(shuō)明本發(fā)明的技術(shù)方案，而不能以此來(lái)限制本發(fā)明的保護(hù)范圍。下面結(jié)合附圖對(duì)本發(fā)明技術(shù)方案進(jìn)一步說(shuō)明，如果需求多路高速輸入器和脈沖計(jì)數(shù)器電路可通過(guò)在soc系統(tǒng)中復(fù)用高速輸入器和脈沖計(jì)數(shù)器ip電路實(shí)現(xiàn)即可。設(shè)計(jì)的高速輸入器和脈沖計(jì)數(shù)器電路可以作為一個(gè)通用的ip模塊集成在soc系統(tǒng)中使用。在電路設(shè)計(jì)中需要為設(shè)計(jì)的高速輸入器和脈沖計(jì)數(shù)器的內(nèi)部寄存器分配片上soc系統(tǒng)的寄存器地址空間；通過(guò)soc系統(tǒng)的片上總線和總線接口，soc中的微處理器能夠正確配置和讀寫高速輸入器和脈沖計(jì)數(shù)器的內(nèi)部寄存器，并經(jīng)過(guò)soc系統(tǒng)中的中斷控制器把高速輸入器和脈沖計(jì)數(shù)器的中斷信號(hào)送至soc系統(tǒng)的處理器核，soc系統(tǒng)內(nèi)的處理器核通過(guò)相應(yīng)中斷程序處理傳輸過(guò)來(lái)的中斷請(qǐng)求等。設(shè)計(jì)的高速輸入器和脈沖計(jì)數(shù)器電路的系統(tǒng)結(jié)構(gòu)主要包括高速輸入器管腳、觸發(fā)器緩沖、事件輸入跳變檢測(cè)器、時(shí)鐘分頻器、定時(shí)器、用于存儲(chǔ)高速輸入事件時(shí)間信息的fifo1、用于存儲(chǔ)記錄設(shè)定周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)的fifo2、脈沖計(jì)數(shù)器、內(nèi)部中斷處理模塊等。高速輸入器管腳主要是外部事件信號(hào)的輸入管腳；觸發(fā)器緩沖主要是用于對(duì)外部輸入管腳信號(hào)進(jìn)行毛刺過(guò)濾和緩沖；事件輸入跳變檢測(cè)器主要是對(duì)外部跳變沿(包括負(fù)跳變、正跳變、雙沿跳變)的事件檢測(cè)；時(shí)鐘分頻器根據(jù)計(jì)時(shí)方式寄存器內(nèi)部配置的分頻系數(shù)選擇實(shí)現(xiàn)1、2、4、8系數(shù)的時(shí)鐘分頻選擇輸出；定時(shí)器主要是以時(shí)鐘分頻器分頻出來(lái)的時(shí)鐘為計(jì)時(shí)單位計(jì)數(shù)定時(shí)功能；先進(jìn)先出隊(duì)列fifo1主要完成對(duì)事件發(fā)生時(shí)刻的時(shí)間信息進(jìn)行存儲(chǔ)；先進(jìn)先出隊(duì)列fifo2主要完成存儲(chǔ)設(shè)定周期時(shí)間內(nèi)讀取外部管腳的脈沖個(gè)數(shù)；脈沖計(jì)數(shù)器主要完成設(shè)定時(shí)間內(nèi)的外部管腳的脈沖個(gè)數(shù)的計(jì)數(shù)；內(nèi)部中斷處理模塊主要完成高速輸入器和脈沖計(jì)數(shù)器電路的中斷請(qǐng)求和中斷清除功能。設(shè)計(jì)的高速輸入器和脈沖計(jì)數(shù)器需要配置一些主要寄存器主要包括：計(jì)時(shí)控制寄存器、捕捉模式配置寄存器、定時(shí)器時(shí)間值寄存器、事件記錄時(shí)間信息寄存器、fifo1空滿狀態(tài)寄存器、fifo1復(fù)位清空寄存器、定時(shí)器溢出中斷標(biāo)志寄存器、事件檢測(cè)中斷標(biāo)志寄存器、定時(shí)器溢出中斷清除寄存器、配置的時(shí)間周期內(nèi)脈沖計(jì)數(shù)結(jié)束的中斷標(biāo)志寄存器、內(nèi)部fifo2空滿狀態(tài)寄存器(存計(jì)數(shù)個(gè)數(shù))、需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期配置寄存器(應(yīng)配置大于1的數(shù)值)、脈沖計(jì)數(shù)起始使能及結(jié)束中斷使能寄存器、反映周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)寄存器、內(nèi)部fifo2復(fù)位寄存器(存計(jì)數(shù)個(gè)數(shù))。其中設(shè)計(jì)的高速輸入器和脈沖計(jì)數(shù)器電路系統(tǒng)框圖如圖1所示，主要電路功能是實(shí)現(xiàn)對(duì)高速輸入事件的時(shí)間信息進(jìn)行記錄，另外還通過(guò)使能控制配置開啟對(duì)輸入管腳的脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)的邏輯功能。電路內(nèi)部設(shè)計(jì)主要分高速輸入事件時(shí)間信息記錄及輸入事件的脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)兩大部分功能，高速輸入器主要是完成外部輸入信號(hào)的沿事件捕捉及發(fā)生時(shí)刻時(shí)間信息記錄，脈沖計(jì)數(shù)器主要是完成配置周期時(shí)間內(nèi)脈沖個(gè)數(shù)的計(jì)數(shù)功能。其主要包括高速輸入管腳、觸發(fā)器緩沖、事件輸入跳變檢測(cè)器、時(shí)鐘分頻器、定時(shí)器、用于存儲(chǔ)高速輸入事件時(shí)間信息的fifo1、用于存儲(chǔ)記錄設(shè)定周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)的fifo2、脈沖計(jì)數(shù)器、內(nèi)部中斷處理模塊等。每個(gè)模塊的主要功能和內(nèi)部主要電路結(jié)構(gòu)如下：高速輸入管腳即為直接連接到soc頂層并能夠直接輸入信號(hào)的管腳；觸發(fā)器緩沖即輸入信號(hào)經(jīng)過(guò)此觸發(fā)器進(jìn)行緩沖和過(guò)濾毛刺；事件輸入跳變檢測(cè)器電路示意圖如圖2所示，通過(guò)捕捉模式配置寄存器中的capp和capn位配置對(duì)外部高速輸入管腳的電平變化類型進(jìn)行采樣記錄，輸入事件分為：低電平到高電平(正沿)、高電平到低電平(負(fù)沿)或任何一種變化(正沿或負(fù)沿)。當(dāng)有事件發(fā)生時(shí)，事件檢測(cè)中斷標(biāo)志寄存器中的事件檢測(cè)中斷標(biāo)志位被置為邏輯1并產(chǎn)生一個(gè)中斷請(qǐng)求。當(dāng)soc中的處理器核轉(zhuǎn)向中斷服務(wù)程序時(shí)，通過(guò)中斷服務(wù)程序清除此中斷標(biāo)志。當(dāng)soc中的微處理器接收到中斷信號(hào)讀取事件記錄時(shí)間信息寄存器的值可讀取相應(yīng)輸入事件發(fā)生時(shí)刻的時(shí)間值，讀取一次fifo1中存儲(chǔ)的時(shí)間信息數(shù)據(jù)就送出一個(gè)。時(shí)鐘分頻器、定時(shí)器和目前數(shù)字電路常用的時(shí)鐘分頻器、定時(shí)器電路結(jié)構(gòu)類同，在此不再贅述，時(shí)鐘分頻器即主要根據(jù)計(jì)時(shí)控制寄存器內(nèi)控制內(nèi)部工作時(shí)鐘分頻系數(shù)的位的值進(jìn)行分頻；定時(shí)器以時(shí)鐘分頻器輸出的時(shí)鐘周期為運(yùn)行時(shí)鐘周期，當(dāng)計(jì)時(shí)控制寄存器的控制內(nèi)部計(jì)數(shù)器/定時(shí)器運(yùn)行的位使能后，內(nèi)部定時(shí)器開啟運(yùn)行，并且高速輸入器和脈沖計(jì)數(shù)器的內(nèi)部時(shí)間信息基準(zhǔn)都由內(nèi)部設(shè)計(jì)的定時(shí)器提供。用于存儲(chǔ)高速輸入事件時(shí)間信息的fifo1主要用來(lái)存取高速輸入事件發(fā)生的時(shí)間；fifo1的寫使能(we)由事件輸入跳變檢測(cè)器檢測(cè)到事件控制產(chǎn)生，并控制寫入當(dāng)前定時(shí)器時(shí)刻值到fifo1。脈沖計(jì)數(shù)器結(jié)構(gòu)框圖如圖3所示，主要完成對(duì)配置的周期時(shí)間段內(nèi)的高速輸入管腳的脈沖個(gè)數(shù)進(jìn)行記錄；當(dāng)配置寄存器脈沖計(jì)數(shù)起始及結(jié)束的中斷使能寄存器中的起始信號(hào)為1后，內(nèi)部載入需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期配置寄存器的值，并同時(shí)內(nèi)部載入此時(shí)電路內(nèi)部定時(shí)器的初始值，當(dāng)定時(shí)器計(jì)時(shí)到定時(shí)器的初始值+需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期的值時(shí)，發(fā)出結(jié)束標(biāo)志；如果在使能脈沖計(jì)數(shù)結(jié)束中斷情況下，脈沖計(jì)數(shù)滿一次配置周期時(shí)間的結(jié)束時(shí)，中斷信號(hào)拉高，送至soc系統(tǒng)中的處理器。在脈沖計(jì)數(shù)過(guò)程中，同時(shí)對(duì)配置周期時(shí)間內(nèi)檢測(cè)的事件發(fā)生次數(shù)進(jìn)行計(jì)數(shù)，即完成配置時(shí)間內(nèi)的脈沖計(jì)數(shù)功能情況，當(dāng)結(jié)束標(biāo)志發(fā)生時(shí)，把計(jì)數(shù)的脈沖個(gè)數(shù)存入fifo2中。用于存儲(chǔ)記錄設(shè)定周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)的fifo2主要用來(lái)存取配置周期時(shí)間段內(nèi)的輸入管腳的脈沖個(gè)數(shù)；當(dāng)脈沖計(jì)數(shù)器發(fā)出計(jì)數(shù)結(jié)束標(biāo)志時(shí)，同時(shí)控制寫入記錄的脈沖個(gè)數(shù)到fifo2中。內(nèi)部中斷處理模塊電路示意簡(jiǎn)圖如圖4所示，主要是內(nèi)部定時(shí)器計(jì)數(shù)值溢出中斷信號(hào)、事件檢測(cè)中斷信號(hào)、配置時(shí)間周期內(nèi)脈沖計(jì)數(shù)結(jié)束后的中斷信號(hào)三路中斷相或邏輯后發(fā)出中斷請(qǐng)求到soc系統(tǒng)的中斷控制器模塊；另外電路內(nèi)部的中斷處理模塊接收處理器核對(duì)高速輸入器和脈沖計(jì)數(shù)器的中斷請(qǐng)求響應(yīng)后的中斷清除信號(hào)并清除相應(yīng)的中斷請(qǐng)求。其中需要的配置的主要寄存器詳細(xì)內(nèi)容列表如下：(1)計(jì)時(shí)控制寄存器表1計(jì)時(shí)控制寄存器(2)捕捉模式配置寄存器表2捕捉模式配置寄存器(3)定時(shí)器時(shí)間值寄存器表3計(jì)數(shù)器/定時(shí)器的值位域訪問(wèn)類型功能描述31-0read反映內(nèi)部定時(shí)器當(dāng)前時(shí)刻時(shí)間值(4)事件記錄時(shí)間信息寄存器表4事件記錄時(shí)間信息寄存器位域訪問(wèn)類型功能描述31-0read寄存器反映事件沿跳變發(fā)生時(shí)刻的32位定時(shí)器的值當(dāng)輸入的事件發(fā)生沿跳變時(shí)，捕捉定時(shí)器的值存入fifo1中，當(dāng)處理器核接收到此中斷時(shí)，讀取事件記錄時(shí)間信息寄存器，中斷信號(hào)也被處理拉低。(5)fifo1空滿狀態(tài)寄存器表5fifo1空滿狀態(tài)寄存器位域訪問(wèn)類型功能描述31-12－保留1read內(nèi)部fifo1滿標(biāo)志0read內(nèi)部fifo1空標(biāo)志電路內(nèi)部設(shè)計(jì)兩個(gè)32x32的先進(jìn)先出隊(duì)列寄存器fifo1，fifo1用于存儲(chǔ)事件發(fā)生的時(shí)間信息。若處理器核在不讀走的情況下最多可以記錄32個(gè)事件，若記滿fifo1，在讀走信息前，進(jìn)一步發(fā)生的事件信息不再記錄。通過(guò)fifo1的空滿標(biāo)志，可以證實(shí)fifo1中的數(shù)據(jù)有效性。(6)fifo1復(fù)位清空寄存器表6fifo1復(fù)位清空寄存器位域訪問(wèn)類型功能描述31-1－保留0write0：fifo1正常工作；1：復(fù)位fifo1寄存器隊(duì)列。(7)定時(shí)器溢出中斷標(biāo)志寄存器表7定時(shí)器溢出中斷標(biāo)志寄存器(8)事件檢測(cè)中斷標(biāo)志寄存器表8事件檢測(cè)中斷標(biāo)志寄存器(9)定時(shí)器溢出中斷清除寄存器寫任何值到此寄存器清除計(jì)數(shù)器溢出中斷；只寫寄存器。(10)配置的時(shí)間周期內(nèi)脈沖計(jì)數(shù)結(jié)束的中斷標(biāo)志寄存器表9脈沖計(jì)數(shù)結(jié)束后的中斷標(biāo)志(11)fifo2空滿狀態(tài)寄存器(存計(jì)數(shù)個(gè)數(shù))表10內(nèi)部fifo2空滿狀態(tài)寄存器另一個(gè)存取讀取脈沖計(jì)數(shù)個(gè)數(shù)的32x32的先進(jìn)先出隊(duì)列寄存器fifo2，用于記錄配置周期時(shí)間內(nèi)計(jì)數(shù)的脈沖個(gè)數(shù)。若不讀走信息的情況下最多可以記錄32個(gè)數(shù)據(jù)，在fifo2計(jì)滿狀態(tài)下，如果不讀取，會(huì)丟失fifo2后面記錄的脈沖個(gè)數(shù)，通過(guò)fifo2的空滿標(biāo)志，可以證實(shí)fifo2中的數(shù)據(jù)有效性。(12)需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期配置寄存器表11需要計(jì)數(shù)脈沖個(gè)數(shù)的時(shí)間周期位域訪問(wèn)類型功能描述31-0r/w脈沖計(jì)數(shù)個(gè)數(shù)的配置周期時(shí)間(13)脈沖計(jì)數(shù)起始使能及結(jié)束中斷使能寄存器表12脈沖計(jì)數(shù)個(gè)數(shù)起始及結(jié)束中斷使能寄存器(14)反映周期時(shí)間內(nèi)的脈沖計(jì)數(shù)個(gè)數(shù)寄存器表13脈沖計(jì)數(shù)個(gè)數(shù)寄存器位域訪問(wèn)類型功能描述31-0read反映配置周期時(shí)間內(nèi)脈沖計(jì)數(shù)個(gè)數(shù)值當(dāng)脈沖計(jì)數(shù)器計(jì)算完成配置周期時(shí)間內(nèi)的接收到的脈沖個(gè)數(shù)時(shí)，計(jì)算結(jié)束后把計(jì)算的計(jì)數(shù)脈沖個(gè)數(shù)的值存入fifo2中。在計(jì)算完配置周期時(shí)間內(nèi)的脈沖個(gè)數(shù)后，在允許/使能中斷情況下，當(dāng)soc中的處理器核接收到中斷時(shí)，讀取脈沖計(jì)數(shù)個(gè)數(shù)寄存器的值，中斷信號(hào)也被處理拉低。(15)fifo2復(fù)位寄存器(存計(jì)數(shù)個(gè)數(shù))表14內(nèi)部fifo2復(fù)位寄存器位域訪問(wèn)類型功能描述31-1－保留0write0：fifo正常工作；1：復(fù)位fifo寄存器隊(duì)列。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。當(dāng)前第1頁(yè)12