技術特征：

技術總結
本申請涉及用于增強分支預測效率的指令序列緩沖器。根據本發(fā)明，提出一種用于輸出可替換指令序列的方法。該方法包括追蹤重復命中以確定微處理器的頻繁命中指令序列的集合。標識頻繁錯失預測的分支指令，其中該分支指令的預測結果經常是錯誤的。將分支指令目標的可替換指令序列存儲到緩沖器中。對于在分支指令的預測結果錯誤的情況下針對分支指令的后續(xù)命中，從緩沖器輸出可替換指令序列。

技術研發(fā)人員：M·阿卜杜拉
受保護的技術使用者：英特爾公司
技術研發(fā)日：2011.10.12
技術公布日：2017.08.25