技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明為一種通信設(shè)備內(nèi)的FPGA器件遠(yuǎn)程配置更新的方法，通信設(shè)備CPU的通用管腳模擬JTAG時(shí)序，與待編程的n個(gè)FPGA器件以菊花鏈的形式連接。FPGA器件為FPGA芯片、PROM，或CPLD。通信設(shè)備與PC機(jī)聯(lián)網(wǎng)，相應(yīng)的FPGA器件的配置更新文件傳送給通信設(shè)備內(nèi)的嵌入式web服務(wù)器，通信設(shè)備的嵌入式操作系統(tǒng)從嵌入式web服務(wù)器接收FPGA的xsvf配置文件，并解析為JTAG指令，最終通過(guò)控制通用管腳GPIO模擬出的JTAG總線上的電平高低和時(shí)序?qū)崿F(xiàn)所連接的相關(guān)FPGA器件的配置更新。本發(fā)明無(wú)需打開(kāi)通信設(shè)備的機(jī)箱即可實(shí)現(xiàn)通信設(shè)備內(nèi)FPGA器件的遠(yuǎn)程配置更新，極大地方便通信設(shè)備的維護(hù)和更新，顯著節(jié)約人力和物力成本。

技術(shù)研發(fā)人員：黃和悅;鄭志偉;白楊;黃國(guó)臣
受保護(hù)的技術(shù)使用者：中國(guó)電子科技集團(tuán)公司第三十四研究所;桂林大為通信技術(shù)有限公司;桂林信通科技有限公司
技術(shù)研發(fā)日：2017.04.17
技術(shù)公布日：2017.08.18