本發(fā)明涉及一種解碼技術(shù)，尤其涉及一種解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元。
背景技術(shù)：
：：數(shù)碼相機(jī)、移動(dòng)電話與mp3播放器在這幾年來的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器模塊(rewritablenon-volatilememorymodule)(例如，快閃存儲(chǔ)器)具有數(shù)據(jù)非易失性、省電、體積小，以及無機(jī)械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種可攜式多媒體裝置中。許多存儲(chǔ)器控制器配置有錯(cuò)誤檢查與校正電路。此錯(cuò)誤檢查與校正電路用以對(duì)從可復(fù)寫式非易失性存儲(chǔ)器模塊中讀取出的數(shù)據(jù)進(jìn)行錯(cuò)誤檢查與更正。然而，基于現(xiàn)有的錯(cuò)誤檢查與校正機(jī)制，某些特定類型的錯(cuò)誤(例如，在可復(fù)寫式非易失性存儲(chǔ)器模塊中進(jìn)行數(shù)據(jù)的重復(fù)寫入或搬移而引起的錯(cuò)誤)不容易被找到，使得解碼失敗的機(jī)率增加。技術(shù)實(shí)現(xiàn)要素：本發(fā)明提供一種解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元，可提高解碼效率。本發(fā)明的一范例實(shí)施例提供一種解碼方法，其用于包括多個(gè)存儲(chǔ)單元的可復(fù)寫式非易失性存儲(chǔ)器模塊，所述存儲(chǔ)單元包括多個(gè)第一存儲(chǔ)單元，所述第一存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元存儲(chǔ)有第一數(shù)據(jù)比特與第二數(shù)據(jù)比特，所述第一數(shù)據(jù)比特的比特值對(duì)應(yīng)于第一程序化操作的程序化結(jié)果，所述第二數(shù)據(jù)比特的比特值對(duì)應(yīng)于第二程序化操作的程序化結(jié)果，所述第二程序化操作是基于所述第一程序化操作的所述程序化結(jié)果而執(zhí)行。所述解碼方法包括：發(fā)送第一讀取指令序列，其用以指示從所述第一存儲(chǔ)單元讀取多個(gè)比特；根據(jù)第一可靠度信息對(duì)所述比特執(zhí)行第一解碼操作；以及若所述第一解碼操作失敗且所述第一解碼操作符合預(yù)設(shè)條件，根據(jù)第二可靠度信息對(duì)所述比特執(zhí)行第二解碼操作，其中所述第二可靠度信息不同于所述第一可靠度信息，且所述第二可靠度信息對(duì)于所述比特中的第一類錯(cuò)誤的更正能力高于所述第一可靠度信息對(duì)于所述第一類錯(cuò)誤的更正能力，其中所述第一類錯(cuò)誤是基于錯(cuò)誤數(shù)據(jù)對(duì)所述第一存儲(chǔ)單元執(zhí)行所述第二程序化操作而產(chǎn)生。在本發(fā)明的一范例實(shí)施例中，根據(jù)所述第二可靠度信息對(duì)所述比特執(zhí)行所述第二解碼操作的步驟包括：基于所述第一可靠度信息動(dòng)態(tài)產(chǎn)生所述第二可靠度信息。在本發(fā)明的一范例實(shí)施例中，在執(zhí)行所述第二解碼操作之前，所述第二可靠度信息不存儲(chǔ)于存儲(chǔ)器存儲(chǔ)裝置中，其中所述存儲(chǔ)器存儲(chǔ)裝置包括所述可復(fù)寫式非易失性存儲(chǔ)器模塊與錯(cuò)誤檢查與校正電路，且所述第一解碼操作與所述第二解碼操作是由所述錯(cuò)誤檢查與校正電路執(zhí)行。本發(fā)明的另一范例實(shí)施例提供一種存儲(chǔ)器存儲(chǔ)裝置，其包括連接接口單元、可復(fù)寫式非易失性存儲(chǔ)器模塊及存儲(chǔ)器控制電路單元。所述連接接口單元用以連接至主機(jī)系統(tǒng)。所述可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)單元。所述存儲(chǔ)器控制電路單元連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲(chǔ)器模塊。所述存儲(chǔ)單元包括多個(gè)第一存儲(chǔ)單元，所述第一存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元存儲(chǔ)有第一數(shù)據(jù)比特與第二數(shù)據(jù)比特，所述第一數(shù)據(jù)比特的比特值對(duì)應(yīng)于第一程序化操作的程序化結(jié)果，所述第二數(shù)據(jù)比特的比特值對(duì)應(yīng)于第二程序化操作的程序化結(jié)果，且所述第二程序化操作是基于所述第一程序化操作的所述程序化結(jié)果而執(zhí)行。所述存儲(chǔ)器控制電路單元用以發(fā)送第一讀取指令序列，其用以指示從所述第一存儲(chǔ)單元讀取多個(gè)比特。所述存儲(chǔ)器控制電路單元還用以根據(jù)第一可靠度信息對(duì)所述比特執(zhí)行第一解碼操作。若所述第一解碼操作失敗且所述第一解碼操作符合預(yù)設(shè)條件，所述存儲(chǔ)器控制電路單元還用以根據(jù)第二可靠度信息對(duì)所述比特執(zhí)行第二解碼操作，其中所述第二可靠度信息不同于所述第一可靠度信息，且所述第二可靠度信息對(duì)于所述比特中的第一類錯(cuò)誤的更正能力高于所述第一可靠度信息對(duì)于所述第一類錯(cuò)誤的更正能力，其中所述第一類錯(cuò)誤是所述可復(fù)寫式非易失性存儲(chǔ)器模塊基于錯(cuò)誤數(shù)據(jù)對(duì)所述第一存儲(chǔ)單元執(zhí)行所述第二程序化操作而產(chǎn)生的。在本發(fā)明的一范例實(shí)施例中，所述存儲(chǔ)器控制電路單元根據(jù)所述第二可靠度信息對(duì)所述比特執(zhí)行所述第二解碼操作的操作包括：基于所述第一可靠度信息動(dòng)態(tài)產(chǎn)生所述第二可靠度信息。在本發(fā)明的一范例實(shí)施例中，在所述存儲(chǔ)器控制電路單元執(zhí)行所述第二解碼操作之前，所述第二可靠度信息不存儲(chǔ)于所述存儲(chǔ)器存儲(chǔ)裝置中。本發(fā)明的另一范例實(shí)施例提供一種存儲(chǔ)器控制電路單元，其用于控制包括多個(gè)存儲(chǔ)單元的可復(fù)寫式非易失性存儲(chǔ)器模塊，其中所述存儲(chǔ)器控制電路單元包括主機(jī)接口、存儲(chǔ)器接口、錯(cuò)誤檢查與校正電路及存儲(chǔ)器管理電路。所述主機(jī)接口用以連接至主機(jī)系統(tǒng)。所述存儲(chǔ)器接口用以連接至所述可復(fù)寫式非易失性存儲(chǔ)器模塊。所述存儲(chǔ)器管理電路連接至所述主機(jī)接口、所述存儲(chǔ)器接口及所述錯(cuò)誤檢查與校正電路。所述存儲(chǔ)單元包括多個(gè)第一存儲(chǔ)單元，所述第一存儲(chǔ)單元中的每一個(gè)存儲(chǔ)單元存儲(chǔ)有第一數(shù)據(jù)比特與第二數(shù)據(jù)比特，所述第一數(shù)據(jù)比特的比特值對(duì)應(yīng)于第一程序化操作的程序化結(jié)果，所述第二數(shù)據(jù)比特的比特值對(duì)應(yīng)于第二程序化操作的程序化結(jié)果，且所述第二程序化操作是基于所述第一程序化操作的所述程序化結(jié)果而執(zhí)行。所述存儲(chǔ)器管理電路用以發(fā)送第一讀取指令序列，其用以指示從所述第一存儲(chǔ)單元讀取多個(gè)比特。所述錯(cuò)誤檢查與校正電路用以根據(jù)第一可靠度信息對(duì)所述比特執(zhí)行第一解碼操作。所述若所述第一解碼操作失敗且所述第一解碼操作符合預(yù)設(shè)條件，所述錯(cuò)誤檢查與校正電路還用以根據(jù)第二可靠度信息對(duì)所述比特執(zhí)行第二解碼操作，其中所述第二可靠度信息不同于所述第一可靠度信息，且所述第二可靠度信息對(duì)于所述比特中的第一類錯(cuò)誤的更正能力高于所述第一可靠度信息對(duì)于所述第一類錯(cuò)誤的更正能力，其中所述第一類錯(cuò)誤是所述可復(fù)寫式非易失性存儲(chǔ)器模塊基于錯(cuò)誤數(shù)據(jù)對(duì)所述第一存儲(chǔ)單元執(zhí)行所述第二程序化操作而產(chǎn)生的。在本發(fā)明的一范例實(shí)施例中，所述第一可靠度信息包括所述比特中的第一比特的第一對(duì)數(shù)可能性比值，所述第二可靠度信息包括所述第一比特的第二對(duì)數(shù)可能性比值，且所述第二對(duì)數(shù)可能性比值的絕對(duì)值小于所述第一對(duì)數(shù)可能性比值的絕對(duì)值。在本發(fā)明的一范例實(shí)施例中，所述第一可靠度信息還包括所述比特中的第二比特的第三對(duì)數(shù)可能性比值，所述第二可靠度信息還包括所述第二比特的第四對(duì)數(shù)可能性比值，且所述第四對(duì)數(shù)可能性比值的絕對(duì)值小于所述第三對(duì)數(shù)可能性比值的絕對(duì)值，其中所述第一對(duì)數(shù)可能性比值的所述絕對(duì)值與所述第二對(duì)數(shù)可能性比值的所述絕對(duì)值之間具有第一差值，所述第三對(duì)數(shù)可能性比值的所述絕對(duì)值與所述第四對(duì)數(shù)可能性比值的所述絕對(duì)值之間具有第二差值，且所述第一差值不同于所述第二差值。在本發(fā)明的一范例實(shí)施例中，所述第一對(duì)數(shù)可能性比值的所述絕對(duì)值與所述第二對(duì)數(shù)可能性比值的所述絕對(duì)值之間的差值正相關(guān)于所述第一對(duì)數(shù)可能性比值的所述絕對(duì)值。在本發(fā)明的一范例實(shí)施例中，所述第一可靠度信息包括第一收斂參數(shù)，且所述第二可靠度信息包括第二收斂參數(shù)，其中所述第一收斂參數(shù)的值影響所述比特中的第一比特的比特值在所述第一解碼操作中被改變的機(jī)率，所述第二收斂參數(shù)的值影響所述第一比特的所述比特值在所述第二解碼操作中被改變的機(jī)率，且所述第二收斂參數(shù)不同于所述第一收斂參數(shù)。在本發(fā)明的一范例實(shí)施例中，所述錯(cuò)誤檢查與校正電路根據(jù)所述第二可靠度信息對(duì)所述比特執(zhí)行所述第二解碼操作的操作包括：基于所述第一可靠度信息動(dòng)態(tài)產(chǎn)生所述第二可靠度信息。在本發(fā)明的一范例實(shí)施例中，在所述錯(cuò)誤檢查與校正電路執(zhí)行所述第二解碼操作之前，所述第二可靠度信息不存儲(chǔ)于存儲(chǔ)器存儲(chǔ)裝置中，其中所述存儲(chǔ)器存儲(chǔ)裝置包括所述存儲(chǔ)器控制電路單元與所述可復(fù)寫式非易失性存儲(chǔ)器模塊。在本發(fā)明的一范例實(shí)施例中，所述第二可靠度信息對(duì)于所述比特中的第二類錯(cuò)誤的更正能力低于所述第一可靠度信息對(duì)于所述第二類錯(cuò)誤的更正能力，其中所述第二類錯(cuò)誤不是所述可復(fù)寫式非易失性存儲(chǔ)器模塊基于所述錯(cuò)誤數(shù)據(jù)對(duì)所述第一存儲(chǔ)單元執(zhí)行所述第二程序化操作而產(chǎn)生的。在本發(fā)明的一范例實(shí)施例中，所述第一程序化操作是對(duì)于所述存儲(chǔ)單元中的至少一第二存儲(chǔ)單元執(zhí)行，所述第二程序化操作是對(duì)于所述第一存儲(chǔ)單元執(zhí)行，且所述第二存儲(chǔ)單元不屬于所述第一存儲(chǔ)單元。在本發(fā)明的一范例實(shí)施例中，所述第一程序化操作與所述第二程序化操作皆是對(duì)于所述第一存儲(chǔ)單元執(zhí)行?；谏鲜觯趶牡谝淮鎯?chǔ)單元讀取多個(gè)比特之后，對(duì)于所述比特的第一解碼操作會(huì)根據(jù)第一可靠度信息而被執(zhí)行。若第一解碼操作失敗且符合預(yù)設(shè)條件，表示所述比特中可能存在特定類型的錯(cuò)誤。例如，所述特定類型的錯(cuò)誤可能包括第一類錯(cuò)誤，其是基于錯(cuò)誤數(shù)據(jù)對(duì)所述第一存儲(chǔ)單元執(zhí)行程序化操作而產(chǎn)生的。因此，對(duì)于所述比特的第二解碼操作會(huì)根據(jù)第二可靠度信息而被執(zhí)行，其中第二可靠度信息不同于第一可靠度信息。特別是，第二可靠度信息對(duì)于所述比特中的第一類錯(cuò)誤的更正能力會(huì)高于第一可靠度信息對(duì)于所述第一類錯(cuò)誤的更正能力。藉此，可提高解碼效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。附圖說明圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及輸入/輸出(i/o)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及i/o裝置的示意圖。圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。圖5是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器控制電路單元的概要方塊圖。圖6是根據(jù)本發(fā)明的一范例實(shí)施例所示出的管理可復(fù)寫式非易失性存儲(chǔ)器模塊的示意圖。圖7是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)單元的臨界電壓分布的示意圖。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的從存儲(chǔ)單元中讀取數(shù)據(jù)的示意圖。圖9是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的從存儲(chǔ)單元中讀取數(shù)據(jù)的示意圖。圖10是根據(jù)本發(fā)明的一范例實(shí)施例示出奇偶檢查矩陣的示意圖。圖11是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)單元的臨界電壓分布發(fā)生變化的示意圖。圖12是根據(jù)本發(fā)明的一范例實(shí)施例所示出的硬比特模式解碼操作的示意圖。圖13是根據(jù)本發(fā)明的一范例實(shí)施例所示出的軟比特模式解碼操作的示意圖。圖14是根據(jù)本發(fā)明的一范例實(shí)施例所示出的程序化存儲(chǔ)單元的示意圖。圖15是根據(jù)本發(fā)明的一范例實(shí)施例所示出的解碼方法的流程圖。圖16至圖18是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。附圖標(biāo)記說明10、30：存儲(chǔ)器存儲(chǔ)裝置11、31：主機(jī)系統(tǒng)110：系統(tǒng)總線111：處理器112：隨機(jī)存取存儲(chǔ)器113：只讀存儲(chǔ)器114：數(shù)據(jù)傳輸接口12：輸入/輸出(i/o)裝置20：主機(jī)板201：u盤202：存儲(chǔ)卡203：固態(tài)硬盤204：無線存儲(chǔ)器存儲(chǔ)裝置205：全球定位系統(tǒng)模塊206：網(wǎng)絡(luò)接口卡207：無線傳輸裝置208：鍵盤209：屏幕210：喇叭32：sd卡33：cf卡34：嵌入式存儲(chǔ)裝置341：嵌入式多媒體卡342：嵌入式多芯片封裝存儲(chǔ)裝置402：連接接口單元404：存儲(chǔ)器控制電路單元406：可復(fù)寫式非易失性存儲(chǔ)器模塊502：存儲(chǔ)器管理電路504：主機(jī)接口506：存儲(chǔ)器接口508：錯(cuò)誤檢查與校正電路510：緩沖存儲(chǔ)器512：電源管理電路601：存儲(chǔ)區(qū)602：替換區(qū)610(0)～610(b)：實(shí)體單元612(0)～612(c)：邏輯單元1030：二分圖1032(1)～1032(k)：奇偶節(jié)點(diǎn)1034(1)～1034(n)：信息節(jié)點(diǎn)1110、1120、1111、1121、1112、1122、1210、1220、1310、1320、1400、1410、1420、1411、1421、1431～1434：狀態(tài)1131、1141：重疊區(qū)域1301～1306：電壓區(qū)間1331、1341：軟比特信息s1501：步驟(發(fā)送第一讀取指令序列以指示從多個(gè)第一存儲(chǔ)單元讀取多個(gè)比特)s1502：步驟(根據(jù)第一可靠度信息對(duì)所述比特執(zhí)行第一解碼操作)s1503：步驟(判斷第一解碼操作是否失敗)s1504：步驟(輸出成功解碼的比特)s1505：步驟(判斷第一解碼操作是否符合預(yù)設(shè)條件)s1506：步驟(根據(jù)第二可靠度信息對(duì)所述比特執(zhí)行第二解碼操作)s1601：步驟(發(fā)送讀取指令序列以指示從多個(gè)第一存儲(chǔ)單元讀取多個(gè)硬比特)s1602：步驟(對(duì)所述硬比特執(zhí)行硬比特模式解碼操作)s1603：步驟(判斷所執(zhí)行的硬比特模式解碼操作是否失敗)s1604：步驟(輸出成功解碼的比特)s1605：步驟(判斷所執(zhí)行的硬比特模式解碼操作的次數(shù)是否達(dá)到第一次數(shù))s1606：步驟(調(diào)整硬決策讀取電壓電平)s1701：步驟(發(fā)送讀取指令序列以指示從多個(gè)第一存儲(chǔ)單元讀取多個(gè)軟比特)s1702：步驟(根據(jù)第一可靠度信息對(duì)所述軟比特執(zhí)行第一軟比特模式解碼操作)s1703：步驟(判斷所執(zhí)行的第一軟比特模式解碼操作是否失敗)s1704：步驟(輸出成功解碼的比特)s1705：步驟(判斷所執(zhí)行的第一軟比特模式解碼操作的次數(shù)是否達(dá)到第二次數(shù))s1706：步驟(更新第一可靠度信息)s1801：步驟(基于第一可靠度信息獲得第二可靠度信息)s1802：步驟(根據(jù)第二可靠度信息對(duì)所述軟比特執(zhí)行第二軟比特模式解碼操作)s1803：步驟(判斷所執(zhí)行的第二軟比特模式解碼操作是否失敗)s1804：步驟(輸出成功解碼的比特)s1805：步驟(判斷所執(zhí)行的第二軟比特模式解碼操作的次數(shù)是否達(dá)到第三次數(shù))s1806：步驟(更新第二可靠度信息)s1807：步驟(判定解碼失敗)具體實(shí)施方式一般而言，存儲(chǔ)器存儲(chǔ)裝置(也稱，存儲(chǔ)器存儲(chǔ)系統(tǒng))包括可復(fù)寫式非易失性存儲(chǔ)器模塊(rewritablenon-volatilememorymodule)與控制器(也稱，控制電路)。通常存儲(chǔ)器存儲(chǔ)裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置或從存儲(chǔ)器存儲(chǔ)裝置中讀取數(shù)據(jù)。圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及輸入/輸出(i/o)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲(chǔ)器存儲(chǔ)裝置及i/o裝置的示意圖。請(qǐng)參照?qǐng)D1與圖2，主機(jī)系統(tǒng)11一般包括處理器111、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,ram)112、只讀存儲(chǔ)器(readonlymemory,rom)113及數(shù)據(jù)傳輸接口114。處理器111、隨機(jī)存取存儲(chǔ)器112、只讀存儲(chǔ)器113及數(shù)據(jù)傳輸接口114皆連接至系統(tǒng)總線(systembus)110。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過數(shù)據(jù)傳輸接口114與存儲(chǔ)器存儲(chǔ)裝置10連接。例如，主機(jī)系統(tǒng)11可經(jīng)由數(shù)據(jù)傳輸接口114將數(shù)據(jù)存儲(chǔ)至存儲(chǔ)器存儲(chǔ)裝置10或從存儲(chǔ)器存儲(chǔ)裝置10中讀取數(shù)據(jù)。此外，主機(jī)系統(tǒng)11是通過系統(tǒng)總線110與i/o裝置12連接。例如，主機(jī)系統(tǒng)11可經(jīng)由系統(tǒng)總線110將輸出信號(hào)傳送至i/o裝置12或從i/o裝置12接收輸入信號(hào)。在本范例實(shí)施例中，處理器111、隨機(jī)存取存儲(chǔ)器112、只讀存儲(chǔ)器113及數(shù)據(jù)傳輸接口114可設(shè)置在主機(jī)系統(tǒng)11的主機(jī)板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個(gè)。通過數(shù)據(jù)傳輸接口114，主機(jī)板20可以經(jīng)由有線或無線方式連接至存儲(chǔ)器存儲(chǔ)裝置10。存儲(chǔ)器存儲(chǔ)裝置10可例如是u盤201、存儲(chǔ)卡202、固態(tài)硬盤(solidstatedrive,ssd)203或無線存儲(chǔ)器存儲(chǔ)裝置204。無線存儲(chǔ)器存儲(chǔ)裝置204可例如是近距離無線通訊(nearfieldcommunication,nfc)存儲(chǔ)器存儲(chǔ)裝置、無線傳真(wifi)存儲(chǔ)器存儲(chǔ)裝置、藍(lán)牙(bluetooth)存儲(chǔ)器存儲(chǔ)裝置或低功耗藍(lán)牙存儲(chǔ)器存儲(chǔ)裝置(例如，ibeacon)等以各式無線通訊技術(shù)為基礎(chǔ)的存儲(chǔ)器存儲(chǔ)裝置。此外，主機(jī)板20也可以通過系統(tǒng)總線110連接至全球定位系統(tǒng)(globalpositioningsystem,gps)模塊205、網(wǎng)絡(luò)接口卡206、無線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各式i/o裝置。例如，在一范例實(shí)施例中，主機(jī)板20可通過無線傳輸裝置207存取無線存儲(chǔ)器存儲(chǔ)裝置204。在一范例實(shí)施例中，所提及的主機(jī)系統(tǒng)為可實(shí)質(zhì)地與存儲(chǔ)器存儲(chǔ)裝置配合以存儲(chǔ)數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實(shí)施例中，主機(jī)系統(tǒng)是以電腦系統(tǒng)來作說明，然而，圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖。請(qǐng)參照?qǐng)D3，在另一范例實(shí)施例中，主機(jī)系統(tǒng)31也可以是數(shù)碼相機(jī)、攝影機(jī)、通訊裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲(chǔ)器存儲(chǔ)裝置30可為其所使用的安全數(shù)字(securedigital,sd)卡32、小型快閃(compactflash,cf)卡33或嵌入式存儲(chǔ)裝置34等各式非易失性存儲(chǔ)器存儲(chǔ)裝置。嵌入式存儲(chǔ)裝置34包括嵌入式多媒體卡(embeddedmultimediacard,emmc)341和/或嵌入式多芯片封裝(embeddedmultichippackage,emcp)存儲(chǔ)裝置342等各類型將存儲(chǔ)器模塊直接連接于主機(jī)系統(tǒng)的基板上的嵌入式存儲(chǔ)裝置。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。請(qǐng)參照?qǐng)D4，存儲(chǔ)器存儲(chǔ)裝置10包括連接接口單元402、存儲(chǔ)器控制電路單元404與可復(fù)寫式非易失性存儲(chǔ)器模塊406。連接接口單元402用以將存儲(chǔ)器存儲(chǔ)裝置10連接至主機(jī)系統(tǒng)11。在本范例實(shí)施例中，連接接口單元402是相容于串行高級(jí)附件(serialadvancedtechnologyattachment,sata)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并行高級(jí)技術(shù)附件(paralleladvancedtechnologyattachment,pata)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(instituteofelectricalandelectronicengineers,ieee)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(peripheralcomponentinterconnectexpress,pciexpress)標(biāo)準(zhǔn)、通用串行總線(universalserialbus,usb)標(biāo)準(zhǔn)、sd接口標(biāo)準(zhǔn)、超高速一代(ultrahighspeed-i,uhs-i)接口標(biāo)準(zhǔn)、超高速二代(ultrahighspeed-ii,uhs-ii)接口標(biāo)準(zhǔn)、記憶棒(memorystick,ms)接口標(biāo)準(zhǔn)、mcp接口標(biāo)準(zhǔn)、mmc接口標(biāo)準(zhǔn)、emmc接口標(biāo)準(zhǔn)、通用快閃存儲(chǔ)器(universalflashstorage,ufs)接口標(biāo)準(zhǔn)、emcp接口標(biāo)準(zhǔn)、cf接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(integrateddeviceelectronics,ide)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元402可與存儲(chǔ)器控制電路單元404封裝在一個(gè)芯片中，或者連接接口單元402是布設(shè)于一包含存儲(chǔ)器控制電路單元404的芯片外。存儲(chǔ)器控制電路單元404用以執(zhí)行以硬體型式或固體型式實(shí)作的多個(gè)邏輯門或控制指令并且根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫式非易失性存儲(chǔ)器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。可復(fù)寫式非易失性存儲(chǔ)器模塊406是連接至存儲(chǔ)器控制電路單元404并且用以存儲(chǔ)主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲(chǔ)器模塊406可以是單階存儲(chǔ)單元(singlelevelcell,slc)nand型快閃存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)單元中可存儲(chǔ)1個(gè)比特的快閃存儲(chǔ)器模塊)、多階存儲(chǔ)單元(multilevelcell,mlc)nand型快閃存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)單元中可存儲(chǔ)2個(gè)比特的快閃存儲(chǔ)器模塊)、復(fù)數(shù)階存儲(chǔ)單元(triplelevelcell，tlc)nand型快閃存儲(chǔ)器模塊(即，一個(gè)存儲(chǔ)單元中可存儲(chǔ)3個(gè)比特的快閃存儲(chǔ)器模塊)、其他快閃存儲(chǔ)器模塊或其他具有相同特性的存儲(chǔ)器模塊。可復(fù)寫式非易失性存儲(chǔ)器模塊406中的每一個(gè)存儲(chǔ)單元是以電壓(以下也稱為臨界電壓)的改變來存儲(chǔ)一或多個(gè)比特。具體來說，每一個(gè)存儲(chǔ)單元的控制柵極(controlgate)與通道之間有一個(gè)電荷捕捉層。通過施予一寫入電壓至控制柵極，可以改變電荷補(bǔ)捉層的電子量，進(jìn)而改變存儲(chǔ)單元的臨界電壓。此改變存儲(chǔ)單元的臨界電壓的操作也稱為“把數(shù)據(jù)寫入至存儲(chǔ)單元”或“程序化(programming)存儲(chǔ)單元”。隨著臨界電壓的改變，可復(fù)寫式非易失性存儲(chǔ)器模塊406中的每一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)狀態(tài)。通過施予讀取電壓可以判斷一個(gè)存儲(chǔ)單元是屬于哪一個(gè)存儲(chǔ)狀態(tài)，藉此取得此存儲(chǔ)單元所存儲(chǔ)的一或多個(gè)比特。在本范例實(shí)施例中，可復(fù)寫式非易失性存儲(chǔ)器模塊406的存儲(chǔ)單元會(huì)構(gòu)成多個(gè)實(shí)體程序化單元，并且此些實(shí)體程序化單元會(huì)構(gòu)成多個(gè)實(shí)體抹除單元。具體來說，同一條字元線上的存儲(chǔ)單元會(huì)組成一或多個(gè)實(shí)體程序化單元。若每一個(gè)存儲(chǔ)單元可存儲(chǔ)2個(gè)以上的比特，則同一條字元線上的實(shí)體程序化單元至少可被分類為下實(shí)體程序化單元與上實(shí)體程序化單元。例如，在一范例實(shí)施例中，一存儲(chǔ)單元的最低有效比特(leastsignificantbit，lsb)是屬于下實(shí)體程序化單元，并且一存儲(chǔ)單元的最高有效比特(mostsignificantbit，msb)是屬于上實(shí)體程序化單元。然而，在另一范例實(shí)施例中，一存儲(chǔ)單元的最低有效比特(lsb)也可以是屬于上實(shí)體程序化單元，并且一存儲(chǔ)單元的最高有效比特(msb)也可以是屬于下實(shí)體程序化單元。一般來說，在mlcnand型快閃存儲(chǔ)器中，下實(shí)體程序化單元的寫入速度會(huì)大于上實(shí)體程序化單元的寫入速度，和/或下實(shí)體程序化單元的可靠度是高于上實(shí)體程序化單元的可靠度。在本范例實(shí)施例中，實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實(shí)體程序化單元為實(shí)體頁面(page)或是實(shí)體扇(sector)。若實(shí)體程序化單元為實(shí)體頁面，則此些實(shí)體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余(redundancy)比特區(qū)。數(shù)據(jù)比特區(qū)包含多個(gè)實(shí)體扇，用以存儲(chǔ)使用者數(shù)據(jù)，而冗余比特區(qū)用以存儲(chǔ)系統(tǒng)數(shù)據(jù)(例如，錯(cuò)誤更正碼等管理數(shù)據(jù))。在本范例實(shí)施例中，數(shù)據(jù)比特區(qū)包含32個(gè)實(shí)體扇，且一個(gè)實(shí)體扇的大小為512比特組(byte,b)。然而，在其他范例實(shí)施例中，數(shù)據(jù)比特區(qū)中也可包含8個(gè)、16個(gè)或數(shù)目更多或更少的實(shí)體扇，并且每一個(gè)實(shí)體扇的大小也可以是更大或更小。另一方面，實(shí)體抹除單元為抹除的最小單位。也即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的存儲(chǔ)單元。例如，實(shí)體抹除單元為實(shí)體區(qū)塊(block)。圖5是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)器控制電路單元的概要方塊圖。請(qǐng)參照?qǐng)D5，存儲(chǔ)器控制電路單元404包括存儲(chǔ)器管理電路502、主機(jī)接口504及存儲(chǔ)器接口506。存儲(chǔ)器管理電路502用以控制存儲(chǔ)器控制電路單元404的整體運(yùn)作。具體來說，存儲(chǔ)器管理電路502具有多個(gè)控制指令，并且在存儲(chǔ)器存儲(chǔ)裝置10運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。以下說明存儲(chǔ)器管理電路502的操作時(shí)，等同于說明存儲(chǔ)器控制電路單元404的操作。在本范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令是以固體型式來實(shí)作。例如，存儲(chǔ)器管理電路502具有微處理器單元(未示出)與只讀存儲(chǔ)器(未示出)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器存儲(chǔ)裝置10運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在另一范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令也可以程序碼型式存儲(chǔ)于可復(fù)寫式非易失性存儲(chǔ)器模塊406的特定區(qū)域(例如，存儲(chǔ)器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路502具有微處理器單元(未示出)、只讀存儲(chǔ)器(未示出)及隨機(jī)存取存儲(chǔ)器(未示出)。特別是，此只讀存儲(chǔ)器具有開機(jī)碼(bootcode)，并且當(dāng)存儲(chǔ)器控制電路單元404被致能時(shí)，微處理器單元會(huì)先執(zhí)行此開機(jī)碼來將存儲(chǔ)于可復(fù)寫式非易失性存儲(chǔ)器模塊406中的控制指令載入至存儲(chǔ)器管理電路502的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。此外，在另一范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令也可以一硬體型式來實(shí)作。例如，存儲(chǔ)器管理電路502包括微控制器、存儲(chǔ)單元管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器抹除電路與數(shù)據(jù)處理電路。存儲(chǔ)單元管理電路、存儲(chǔ)器寫入電路、存儲(chǔ)器讀取電路、存儲(chǔ)器抹除電路與數(shù)據(jù)處理電路是連接至微控制器。存儲(chǔ)單元管理電路用以管理可復(fù)寫式非易失性存儲(chǔ)器模塊406的存儲(chǔ)單元或其群組。存儲(chǔ)器寫入電路用以對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊406下達(dá)寫入指令序列以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊406中。存儲(chǔ)器讀取電路用以對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊406下達(dá)讀取指令序列以從可復(fù)寫式非易失性存儲(chǔ)器模塊406中讀取數(shù)據(jù)。存儲(chǔ)器抹除電路用以對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊406下達(dá)抹除指令序列以將數(shù)據(jù)從可復(fù)寫式非易失性存儲(chǔ)器模塊406中抹除。數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊406的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲(chǔ)器模塊406中讀取的數(shù)據(jù)。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個(gè)程序碼或指令碼并且用以指示可復(fù)寫式非易失性存儲(chǔ)器模塊406執(zhí)行相對(duì)應(yīng)的寫入、讀取及抹除等操作。在一范例實(shí)施例中，存儲(chǔ)器管理電路502還可以下達(dá)其他類型的指令序列給可復(fù)寫式非易失性存儲(chǔ)器模塊406以指示執(zhí)行相對(duì)應(yīng)的操作。主機(jī)接口504是連接至存儲(chǔ)器管理電路502并且用以接收與識(shí)別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)會(huì)通過主機(jī)接口504來傳送至存儲(chǔ)器管理電路502。在本范例實(shí)施例中，主機(jī)接口504是相容于sata標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口504也可以是相容于pata標(biāo)準(zhǔn)、ieee1394標(biāo)準(zhǔn)、pciexpress標(biāo)準(zhǔn)、usb標(biāo)準(zhǔn)、sd標(biāo)準(zhǔn)、uhs-i標(biāo)準(zhǔn)、uhs-ii標(biāo)準(zhǔn)、ms標(biāo)準(zhǔn)、mmc標(biāo)準(zhǔn)、emmc標(biāo)準(zhǔn)、ufs標(biāo)準(zhǔn)、cf標(biāo)準(zhǔn)、ide標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲(chǔ)器接口506是連接至存儲(chǔ)器管理電路502并且用以存取可復(fù)寫式非易失性存儲(chǔ)器模塊406。也就是說，欲寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊406的數(shù)據(jù)會(huì)經(jīng)由存儲(chǔ)器接口506轉(zhuǎn)換為可復(fù)寫式非易失性存儲(chǔ)器模塊406所能接受的格式。具體來說，若存儲(chǔ)器管理電路502要存取可復(fù)寫式非易失性存儲(chǔ)器模塊406，存儲(chǔ)器接口506會(huì)傳送對(duì)應(yīng)的指令序列。例如，這些指令序列可包括指示寫入數(shù)據(jù)的寫入指令序列、指示讀取數(shù)據(jù)的讀取指令序列、指示抹除數(shù)據(jù)的抹除指令序列、以及用以指示各種存儲(chǔ)器操作(例如，改變讀取電壓電平或執(zhí)行垃圾回收操作等等)的相對(duì)應(yīng)的指令序列。這些指令序列例如是由存儲(chǔ)器管理電路502產(chǎn)生并且通過存儲(chǔ)器接口506傳送至可復(fù)寫式非易失性存儲(chǔ)器模塊406。這些指令序列可包括一或多個(gè)信號(hào)，或是在總線上的數(shù)據(jù)。這些信號(hào)或數(shù)據(jù)可包括指令碼或程序碼。例如，在讀取指令序列中，會(huì)包括讀取的辨識(shí)碼、存儲(chǔ)器位址等信息。在一范例實(shí)施例中，存儲(chǔ)器控制電路單元404還包括錯(cuò)誤檢查與校正電路508、緩沖存儲(chǔ)器510與電源管理電路512。錯(cuò)誤檢查與校正電路508是連接至存儲(chǔ)器管理電路502并且用以執(zhí)行錯(cuò)誤檢查與校正操作以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲(chǔ)器管理電路502從主機(jī)系統(tǒng)11中接收到寫入指令時(shí)，錯(cuò)誤檢查與校正電路508會(huì)為對(duì)應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤更正碼(errorcorrectingcode,ecc)和/或錯(cuò)誤檢查碼(errordetectingcode，edc)，并且存儲(chǔ)器管理電路502會(huì)將對(duì)應(yīng)此寫入指令的數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤更正碼和/或錯(cuò)誤檢查碼寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊406中。之后，當(dāng)存儲(chǔ)器管理電路502從可復(fù)寫式非易失性存儲(chǔ)器模塊406中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對(duì)應(yīng)的錯(cuò)誤更正碼和/或錯(cuò)誤檢查碼，并且錯(cuò)誤檢查與校正電路508會(huì)依據(jù)此錯(cuò)誤更正碼和/或錯(cuò)誤檢查碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正操作。在本范例實(shí)施例中，錯(cuò)誤檢查與校正電路508所使用的是低密度奇偶檢查碼(lowdensityparity-checkcode，ldpccode)。然而，在另一范例實(shí)施例中，錯(cuò)誤檢查與校正電路508所使用的也可以是bch碼、回旋碼(convolutionalcode)、渦輪碼(turbocode)等，本發(fā)明不加以限制。緩沖存儲(chǔ)器510是連接至存儲(chǔ)器管理電路502并且用以暫存來自于主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲(chǔ)器模塊406的數(shù)據(jù)。電源管理電路512是連接至存儲(chǔ)器管理電路502并且用以控制存儲(chǔ)器存儲(chǔ)裝置10的電源。圖6是根據(jù)本發(fā)明的一范例實(shí)施例所示出的管理可復(fù)寫式非易失性存儲(chǔ)器模塊的示意圖。請(qǐng)參照?qǐng)D6，存儲(chǔ)器管理電路502會(huì)將可復(fù)寫式非易失性存儲(chǔ)器模塊406的實(shí)體單元610(0)～610(b)邏輯地分組至存儲(chǔ)區(qū)601與替換區(qū)602。存儲(chǔ)區(qū)601中的實(shí)體單元610(0)～610(a)是用以存儲(chǔ)數(shù)據(jù)，而替換區(qū)602中的實(shí)體單元610(a+1)～610(b)則是用以替換存儲(chǔ)區(qū)601中損壞的實(shí)體單元。例如，若從某一個(gè)實(shí)體單元中讀取的數(shù)據(jù)所包含的錯(cuò)誤過多而無法被更正時(shí)，此實(shí)體單元會(huì)被視為是損壞的實(shí)體單元。須注意的是，若替換區(qū)602中沒有可用的實(shí)體抹除單元，則存儲(chǔ)器管理電路502可能會(huì)將整個(gè)存儲(chǔ)器存儲(chǔ)裝置10宣告為寫入保護(hù)(writeprotect)狀態(tài)，而無法再寫入數(shù)據(jù)。在本范例實(shí)施例中，每一個(gè)實(shí)體單元是指一個(gè)實(shí)體抹除單元。然而，在另一范例實(shí)施例中，一個(gè)實(shí)體單元也可以是指一個(gè)實(shí)體位址、一個(gè)實(shí)體程序化單元或由多個(gè)連續(xù)或不連續(xù)的實(shí)體位址組成。存儲(chǔ)器管理電路502會(huì)配置邏輯單元612(0)～612(c)以映射存儲(chǔ)區(qū)601中的實(shí)體單元610(0)～610(a)。在本范例實(shí)施例中，每一個(gè)邏輯單元是指一個(gè)邏輯位址。然而，在另一范例實(shí)施例中，一個(gè)邏輯單元也可以是指一個(gè)邏輯程序化單元、一個(gè)邏輯抹除單元或者由多個(gè)連續(xù)或不連續(xù)的邏輯位址組成。此外，邏輯單元612(0)～612(c)中的每一者可被映射至一或多個(gè)實(shí)體單元。在本范例實(shí)施例中，存儲(chǔ)器管理電路502會(huì)將邏輯單元與實(shí)體單元之間的映射關(guān)系(也稱為邏輯-實(shí)體位址映射關(guān)系)記錄于至少一邏輯-實(shí)體位址映射表。當(dāng)主機(jī)系統(tǒng)11欲從存儲(chǔ)器存儲(chǔ)裝置10讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至存儲(chǔ)器存儲(chǔ)裝置10時(shí)，存儲(chǔ)器管理電路502可根據(jù)此邏輯-實(shí)體位址映射表來執(zhí)行對(duì)于存儲(chǔ)器存儲(chǔ)裝置10的數(shù)據(jù)存取操作。圖7是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)單元的臨界電壓分布的示意圖。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的從存儲(chǔ)單元中讀取數(shù)據(jù)的示意圖。請(qǐng)參照?qǐng)D7與圖8，以mlcnand型快閃存儲(chǔ)器為例，基于不同的臨界電壓，每一存儲(chǔ)單元具有4種存儲(chǔ)狀態(tài)，并且此些存儲(chǔ)狀態(tài)分別地代表"11"、"10"、"01"與"00"等比特。換言之，每一個(gè)存儲(chǔ)狀態(tài)包括lsb以及msb。在本范例實(shí)施例中，每一個(gè)存儲(chǔ)狀態(tài)中從左側(cè)算起的第1個(gè)比特為lsb，而從左側(cè)算起的第2個(gè)比特為msb。因此，在此范例實(shí)施例中，每一存儲(chǔ)單元可存儲(chǔ)2個(gè)比特。必須了解的是，圖7所示出的臨界電壓及其存儲(chǔ)狀態(tài)的對(duì)應(yīng)僅為一個(gè)范例。在另一范例實(shí)施例中，臨界電壓與存儲(chǔ)狀態(tài)的對(duì)應(yīng)也可是隨著臨界電壓越大而以"11"、"10"、"00"與"01"排列，或是其他排列。此外，在另一范例實(shí)施例中，也可定義從左側(cè)算起的第1個(gè)比特為msb，而從左側(cè)算起的第2個(gè)比特為lsb。存儲(chǔ)單元的讀取運(yùn)作是通過施予讀取電壓于控制柵極，通過存儲(chǔ)單元通道的導(dǎo)通狀態(tài)，來識(shí)別存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)。以mlcnand型快閃存儲(chǔ)器為例，驗(yàn)證比特(va)是用以指示施予讀取電壓va時(shí)存儲(chǔ)單元通道是否為導(dǎo)通；驗(yàn)證比特(vb)是用以指示施予讀取電壓vb時(shí)，存儲(chǔ)單元通道是否為導(dǎo)通；驗(yàn)證比特(vc)是用以指示施予讀取電壓vc時(shí)，存儲(chǔ)單元通道是否為導(dǎo)通。在此假設(shè)驗(yàn)證比特是“1”時(shí)表示對(duì)應(yīng)的存儲(chǔ)單元通道導(dǎo)通，而驗(yàn)證比特是“0”時(shí)表示對(duì)應(yīng)的存儲(chǔ)單元通道沒有導(dǎo)通。如圖8所示，通過驗(yàn)證比特(va)～(vc)可以判斷存儲(chǔ)單元是處于哪一個(gè)存儲(chǔ)狀態(tài)，進(jìn)而取得所存儲(chǔ)的比特。圖9是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的從存儲(chǔ)單元中讀取數(shù)據(jù)的示意圖。請(qǐng)參照?qǐng)D9，以tlcnand型快閃存儲(chǔ)器為例，每一個(gè)存儲(chǔ)狀態(tài)代表一個(gè)存儲(chǔ)單元所存儲(chǔ)的3個(gè)比特。例如，在本范例實(shí)施例中，每一個(gè)存儲(chǔ)狀態(tài)包括從左側(cè)算起的第1個(gè)比特的lsb、從左側(cè)算起的第2個(gè)比特的中間有效比特(centersignificantbit，csb)以及從左側(cè)算起的第3個(gè)比特的msb。在此范例實(shí)施例中，依照不同的臨界電壓，存儲(chǔ)單元具有8種存儲(chǔ)狀態(tài)(即，"111"、"110"、"101"、"100"、"011"、"010"、"001"與"000")。通過施加讀取電壓va～vg于控制柵極，可以識(shí)別存儲(chǔ)單元所存儲(chǔ)的比特。其中，值得說明的是，此8種存儲(chǔ)狀態(tài)的排列順序，可依制造商的設(shè)計(jì)而訂，本發(fā)明不加以限制。此外，在另一范例實(shí)施例中，一個(gè)存儲(chǔ)單元所存儲(chǔ)的3個(gè)比特中的某一個(gè)比特為lsb、csb或msb，可視實(shí)務(wù)上需求調(diào)整。須注意的是，為了說明方便，在以下范例實(shí)施例中，若某一個(gè)存儲(chǔ)單元可存儲(chǔ)2個(gè)比特，則假設(shè)這2個(gè)比特中從左側(cè)算起的第1個(gè)比特為lsb并且屬于下實(shí)體程序化單元，而從左側(cè)算起的第2個(gè)比特為msb并且屬于上實(shí)體程序化單元。此外，若某一個(gè)存儲(chǔ)單元可存儲(chǔ)3個(gè)比特，則假設(shè)這3個(gè)比特中從左側(cè)算起的第1個(gè)比特為lsb并且屬于下實(shí)體程序化單元，從左側(cè)算起的第2個(gè)比特為csb并且屬于中實(shí)體程序化單元，并且從左側(cè)算起的第3個(gè)比特為msb并且屬于上實(shí)體程序化單元。在低密度奇偶檢查校正碼中，是用一個(gè)奇偶檢查矩陣來定義有效的碼字。以下將奇偶檢查矩陣標(biāo)記為矩陣h，并且一碼字標(biāo)記為cw。依照以下方程序(1)，若奇偶檢查矩陣h與碼字cw的相乘是零向量，表示碼字cw為有效的碼字。其中運(yùn)算子表示模2(mod2)的矩陣相乘。換言之，矩陣h的零空間(nullspace)便包含了所有的有效碼字。然而，本發(fā)明并不限制碼字cw的內(nèi)容。例如，碼字cw也可以包括用任意演算法所產(chǎn)生的錯(cuò)誤更正碼或是錯(cuò)誤檢查碼。其中矩陣h的維度是k-乘-n(k-by-n)，碼字cw的維度是1-乘-n。k與n為正整數(shù)。碼字cw中包括了信息比特與奇偶比特，即碼字cw可以表示成[mp]，其中向量m是由信息比特所組成，向量p是由奇偶比特所組成。向量m的維度是1-乘-(n-k)，而向量p的維度是1-乘-k。以下將信息比特與奇偶比特統(tǒng)稱為數(shù)據(jù)比特。換言之，碼字cw中具有n個(gè)數(shù)據(jù)比特，其中信息比特的長(zhǎng)度為(n-k)比特，并且奇偶比特的長(zhǎng)度是k比特，即碼字cw的碼率(coderate)為(n-k)/n。一般來說在編碼時(shí)會(huì)使用一個(gè)產(chǎn)生矩陣(以下標(biāo)記為g)，使得對(duì)于任意的向量m都可滿足以下方程序(2)。其中產(chǎn)生矩陣g的維度是(n-k)-乘-n。由方程序(2)所產(chǎn)生的碼字cw為有效的碼字。因此可將方程序(2)代入方程序(1)，藉此得到以下方程序(3)。由于向量m可以是任意的向量，因此以下方程序(4)必定會(huì)滿足。也就是說，在決定奇偶檢查矩陣h以后，對(duì)應(yīng)的產(chǎn)生矩陣g也可被決定。在解碼一個(gè)碼字cw時(shí)，會(huì)先對(duì)碼字中的數(shù)據(jù)比特執(zhí)行一個(gè)奇偶檢查程序，例如將奇偶檢查矩陣h與碼字cw相乘以產(chǎn)生一個(gè)向量(以下標(biāo)記為s，如以下方程序(5)所示)。若向量s是零向量，則可直接輸出碼字cw。若向量s不是零向量，則表示碼字cw不是有效的碼字。向量s的維度是k-乘-1，其中每一個(gè)元素也稱為校驗(yàn)子(syndrome)。若碼字cw不是有效的碼字，則錯(cuò)誤檢查與校正電路1108會(huì)執(zhí)行一個(gè)解碼程序(也稱為解碼操作)，以嘗試更正碼字cw中的錯(cuò)誤(即，錯(cuò)誤比特)。圖10是根據(jù)本發(fā)明的一范例實(shí)施例示出奇偶檢查矩陣的示意圖。請(qǐng)參照?qǐng)D10，一般來說，奇偶檢查矩陣h可以表示為二分圖(bipartitegraph)1030，其包括奇偶節(jié)點(diǎn)1032(1)～1032(k)與信息節(jié)點(diǎn)1034(1)～1034(n)。每一個(gè)奇偶節(jié)點(diǎn)1032(1)～1032(k)是對(duì)應(yīng)到一個(gè)校驗(yàn)子，而每一個(gè)信息節(jié)點(diǎn)1034(1)～1034(n)是對(duì)應(yīng)一個(gè)數(shù)據(jù)比特。數(shù)據(jù)比特與校驗(yàn)子之間的對(duì)應(yīng)關(guān)系(即，信息節(jié)點(diǎn)1034(1)～1034(n)與奇偶節(jié)點(diǎn)1032(1)～1032(k)之間的連結(jié))是根據(jù)奇偶檢查矩陣h所產(chǎn)生。具體來說，若奇偶檢查矩陣h中第i列(row)第j行(column)的元素為1，則第i個(gè)奇偶節(jié)點(diǎn)1032(i)便會(huì)連接到第j個(gè)信息節(jié)點(diǎn)1034(j)，其中i與j為正整數(shù)。當(dāng)存儲(chǔ)器管理電路502從可復(fù)寫式非易失性存儲(chǔ)器模塊406中讀取n個(gè)數(shù)據(jù)比特(形成一個(gè)碼字)時(shí)，則存儲(chǔ)器管理電路502也會(huì)取得每一個(gè)數(shù)據(jù)比特的可靠度信息(也稱為通道可靠度信息)。此可靠度信息是用以表示對(duì)應(yīng)的數(shù)據(jù)比特被解碼為比特“1”或是“0”的機(jī)率(或稱信心度)。在二分圖1030中，信息節(jié)點(diǎn)1034(1)～1034(n)也會(huì)接收到對(duì)應(yīng)的可靠度信息。例如，信息節(jié)點(diǎn)1032(1)會(huì)接收第1個(gè)數(shù)據(jù)比特的可靠度信息l1，而信息節(jié)點(diǎn)1032(j)會(huì)接收第j個(gè)數(shù)據(jù)比特的可靠度信息lj。錯(cuò)誤檢查與校正電路508會(huì)根據(jù)二分圖1030的結(jié)構(gòu)與可靠度信息l1～ln來執(zhí)行解碼操作。例如，此解碼操作會(huì)包括疊代解碼。在疊代解碼中，信息節(jié)點(diǎn)1034(1)～1034(n)會(huì)計(jì)算出可靠度信息給奇偶節(jié)點(diǎn)1032(1)～1032(k)，并且奇偶節(jié)點(diǎn)1032(1)～1032(k)也會(huì)計(jì)算出可靠度信息給信息節(jié)點(diǎn)1034(1)～1034(n)。這些可靠度信息會(huì)沿著這些二分圖1030中的邊(edge)來傳送。例如，奇偶節(jié)點(diǎn)1032(i)傳送給信息節(jié)點(diǎn)1034(j)的是可靠度信息li→j，而信息節(jié)點(diǎn)1034(j)傳送給奇偶節(jié)點(diǎn)1032(i)是可靠度信息lj→i。這些可靠度信息是用來表示一個(gè)節(jié)點(diǎn)認(rèn)為某一個(gè)數(shù)據(jù)比特被解碼為“1”或是“0”的機(jī)率(即，信心度)。例如，可靠度信息lj→i表示信息節(jié)點(diǎn)1034(j)認(rèn)為第j個(gè)數(shù)據(jù)比特被解碼為“1”或是“0”的信心度(可為正或是負(fù))，而可靠度信息li→j表示奇偶節(jié)點(diǎn)1032(i)認(rèn)為第j個(gè)數(shù)據(jù)比特被解碼為“1”或是“0”的信心度。此外，信息節(jié)點(diǎn)1034(1)～1034(n)與奇偶節(jié)點(diǎn)1032(1)～1032(k)會(huì)根據(jù)輸入的可靠度信息來計(jì)算輸出的可靠度信息，其近似于計(jì)算一個(gè)數(shù)據(jù)比特被解碼為“1”或是“0”的條件機(jī)率。因此，上述傳送可靠度信息的過程又被稱為置信傳播(beliefpropagation)?；诓煌难菟惴ǎ畔⒐?jié)點(diǎn)1034(1)～1034(n)和/或奇偶節(jié)點(diǎn)1032(1)～1032(k)會(huì)計(jì)算出不同的可靠度信息。例如，錯(cuò)誤檢查與校正電路508可以采用總和-乘積演算法(sum-productalgorithm)、最小值-總和演算法(min-sumalgorithm)、或是比特翻轉(zhuǎn)(bit-flippingalgorithm)等演算法，本發(fā)明不加以限制。在疊代解碼的每一次疊代中，信息節(jié)點(diǎn)1034(1)～1034(n)會(huì)傳遞可靠度信息給奇偶節(jié)點(diǎn)1032(1)～1032(k)，并且奇偶節(jié)點(diǎn)1032(1)～1032(k)也會(huì)傳遞可靠度信息給信息節(jié)點(diǎn)1034(1)～1034(n)。在每一次疊代過后，信息節(jié)點(diǎn)1034(1)～1034(n)會(huì)根據(jù)目前的可靠度信息計(jì)算出每一個(gè)數(shù)據(jù)比特應(yīng)該被解碼為比特“1”或是“0”。在對(duì)這些計(jì)算出的數(shù)據(jù)比特執(zhí)行奇偶檢查程序(例如，將數(shù)據(jù)比特所形成的碼字與奇偶檢查矩陣相乘)后，可判斷該碼字是否為有效的碼字。若所產(chǎn)生的碼字為有效的碼字，表示解碼成功并且疊代解碼會(huì)停止。然而，若所產(chǎn)生的碼字不是有效的碼字，則會(huì)進(jìn)行下一次的疊代。若疊代解碼的疊代次數(shù)達(dá)到一個(gè)預(yù)設(shè)值，則表示解碼失敗并且疊代解碼也會(huì)停止。在本范例實(shí)施例中，可靠度信息包括對(duì)數(shù)可能性比值(loglikelihoodratio，llr)。例如，圖10中的可靠度信息l1～ln、li→j及l(fā)j→i分別是一個(gè)對(duì)數(shù)可能性比值。一般來說，某一個(gè)數(shù)據(jù)比特的對(duì)數(shù)可能性比值(可能是正或負(fù)的)的絕對(duì)值越大，表示此數(shù)據(jù)比特的可靠度越高。因此，此數(shù)據(jù)比特當(dāng)前的比特值就有越高的機(jī)率被視為是正確的。反之，某一個(gè)數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值越小，則表示此數(shù)據(jù)比特的可靠度越低。因此，此數(shù)據(jù)比特當(dāng)前的比特值就有越高的機(jī)率被視為是錯(cuò)誤的并且在當(dāng)前的疊代解碼中被更正。在一范例實(shí)施例中，疊代解碼中使用的可靠度信息(例如，對(duì)數(shù)可能性比值)是通過查表而獲得。然后，在另一范例實(shí)施例中，疊代解碼中使用的可靠度信息也可以是在疊代解碼中根據(jù)特定的演算法而動(dòng)態(tài)地計(jì)算產(chǎn)生。在可復(fù)寫式非易失性存儲(chǔ)器模塊406對(duì)于存儲(chǔ)單元的程序化操作中，若欲程序化的數(shù)據(jù)(即，欲存儲(chǔ)的數(shù)據(jù))是正確的，則被程序化的存儲(chǔ)單元的臨界電壓可能會(huì)因不同存儲(chǔ)單元的損耗程度不一而發(fā)生小幅度的偏移。受到此偏移影響，后續(xù)從此存儲(chǔ)單元讀取的數(shù)據(jù)可能會(huì)存在錯(cuò)誤。一般來說，這種錯(cuò)誤有很高的機(jī)率可以由錯(cuò)誤檢查與校正電路508執(zhí)行解碼操作來加以更正。例如，錯(cuò)誤檢查與校正電路508可以通過小幅度地調(diào)整用于讀取此存儲(chǔ)單元的讀取電壓電平或執(zhí)行幾次的疊代解碼操作即可有效糾錯(cuò)。圖11是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲(chǔ)單元的臨界電壓分布發(fā)生變化的示意圖。請(qǐng)參照?qǐng)D11，假設(shè)一開始可復(fù)寫式非易失性存儲(chǔ)器模塊406中的多個(gè)存儲(chǔ)單元的損耗程度很低(例如，此些存儲(chǔ)單元的p/e計(jì)數(shù)很小)。因此，在程序化可復(fù)寫式非易失性存儲(chǔ)器模塊406中的多個(gè)存儲(chǔ)單元后，一部分被程序化的存儲(chǔ)單元的臨界電壓屬于狀態(tài)1110，而另一部分被程序化的存儲(chǔ)單元的臨界電壓屬于狀態(tài)1120。若要讀取此些存儲(chǔ)單元中的至少一存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)，存儲(chǔ)器管理電路502會(huì)發(fā)送一個(gè)讀取指令序列至可復(fù)寫式非易失性存儲(chǔ)器模塊406。根據(jù)此讀取指令序列，可復(fù)寫式非易失性存儲(chǔ)器模塊406會(huì)使用一個(gè)(預(yù)設(shè)的)讀取電壓電平vdefault來讀取此些存儲(chǔ)單元并且將所獲得的數(shù)據(jù)比特傳送給存儲(chǔ)器管理電路502。以每一個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)比特的比特?cái)?shù)據(jù)為例，若某一個(gè)存儲(chǔ)單元的臨界電壓小于讀取電壓電平vdefault(例如，臨界電壓屬于分布1110的存儲(chǔ)單元)，則存儲(chǔ)器管理電路502可能會(huì)讀到比特“1”；或者，若某一個(gè)存儲(chǔ)單元的臨界電壓大于讀取電壓電平vdefault(例如，臨界電壓屬于分布1120的存儲(chǔ)單元)，則存儲(chǔ)器管理電路502可能會(huì)讀到比特“0”。然而，隨著可復(fù)寫式非易失性存儲(chǔ)器模塊406的使用時(shí)間增加(例如，p/e計(jì)數(shù)增加)和/或操作環(huán)境改變，可復(fù)寫式非易失性存儲(chǔ)器模塊406中的存儲(chǔ)單元可能會(huì)發(fā)生性能衰退(degradation)。例如，在屬于分布1110與1120的存儲(chǔ)單元發(fā)生性能衰退后，狀態(tài)1110與1120可能會(huì)逐漸相互靠近甚至相互重疊。例如，狀態(tài)1111與1121分別用來表示性能衰退后的狀態(tài)1110與1120。相對(duì)于狀態(tài)1110與1120，狀態(tài)1111與1121包含一個(gè)重疊區(qū)域1131(以斜線表示)。發(fā)生性能衰退后，若持續(xù)使用相同的讀取電壓電平vdefault來讀取此些存儲(chǔ)單元，則讀取到的數(shù)據(jù)比特可能會(huì)包含許多錯(cuò)誤。例如，此些錯(cuò)誤包括將屬于狀態(tài)1111的存儲(chǔ)單元誤判為屬于狀態(tài)1121，和/或?qū)儆跔顟B(tài)1121的存儲(chǔ)單元誤判為屬于狀態(tài)1111。在一范例實(shí)施例中，錯(cuò)誤檢查與校正電路508會(huì)根據(jù)所獲得的數(shù)據(jù)比特執(zhí)行一預(yù)設(shè)解碼操作(也稱為第一預(yù)設(shè)解碼操作)，從而嘗試快速地更正數(shù)據(jù)比特中的錯(cuò)誤。在一范例實(shí)施例中，第一預(yù)設(shè)解碼操作也稱為硬比特模式(hard-bitmode)解碼操作，并且硬比特模式解碼操作是用于解碼所讀取的硬比特。圖12是根據(jù)本發(fā)明的一范例實(shí)施例所示出的硬比特模式解碼操作的示意圖。請(qǐng)參照?qǐng)D12，假設(shè)可復(fù)寫式非易失性存儲(chǔ)器模塊406中一部分被程序化的存儲(chǔ)單元的臨界電壓屬于狀態(tài)1210，而另一部分被程序化的存儲(chǔ)單元的臨界電壓屬于狀態(tài)1220。當(dāng)欲讀取存儲(chǔ)于此些存儲(chǔ)單元中的數(shù)據(jù)時(shí)，存儲(chǔ)器管理電路502會(huì)發(fā)送一個(gè)讀取指令序列(也稱為硬決策讀取指令序列)至可復(fù)寫式非易失性存儲(chǔ)器模塊406。根據(jù)此硬決策讀取指令序列，可復(fù)寫式非易失性存儲(chǔ)器模塊406會(huì)使用一個(gè)硬決策讀取電壓電平(例如，讀取電壓電平vh1)來讀取此些存儲(chǔ)單元并且將所獲得的數(shù)據(jù)比特(例如，硬比特hb1)傳送給存儲(chǔ)器管理電路502。錯(cuò)誤檢查與校正電路508會(huì)根據(jù)所獲得的硬比特hb1執(zhí)行硬比特模式解碼操作，以嘗試更正此些硬比特hb1中可能存在的錯(cuò)誤。若錯(cuò)誤皆被更正，表示解碼成功，則錯(cuò)誤檢查與校正電路508會(huì)輸出解碼成功的比特。若錯(cuò)誤并未全部被更正，表示解碼失敗，則存儲(chǔ)器管理電路502會(huì)調(diào)整硬決策讀取電壓電平(例如，將硬決策讀取電壓電平從讀取電壓電平vh1調(diào)整為讀取電壓電平vh2)并且發(fā)送另一個(gè)硬決策讀取指令序列至可復(fù)寫式非易失性存儲(chǔ)器模塊406。根據(jù)此硬決策讀取指令序列，可復(fù)寫式非易失性存儲(chǔ)器模塊406會(huì)使用讀取電壓電平vh2來再次讀取此些存儲(chǔ)單元并且將所獲得的數(shù)據(jù)比特(例如，硬比特hb2)傳送給存儲(chǔ)器管理電路502。錯(cuò)誤檢查與校正電路508會(huì)根據(jù)所獲得的硬比特hb2再次執(zhí)行硬比特模式解碼操作，以嘗試更正此些硬比特hb2中可能存在的錯(cuò)誤。若錯(cuò)誤皆被更正，表示解碼成功，則錯(cuò)誤檢查與校正電路508會(huì)輸出解碼成功的比特。此外，若錯(cuò)誤并未全部被更正，則存儲(chǔ)器管理電路502可再次調(diào)整用來讀取此些存儲(chǔ)單元的硬決策讀取電壓電平并且更多的硬比特模式解碼操作可被執(zhí)行。請(qǐng)回到圖11，對(duì)于臨界電壓屬于狀態(tài)1111與1121的存儲(chǔ)單元來說，若持續(xù)地使用此些存儲(chǔ)單元，則此些存儲(chǔ)單元可能會(huì)持續(xù)地發(fā)生性能衰退。例如，狀態(tài)1111與1121可能會(huì)進(jìn)一步改變?yōu)闋顟B(tài)1112與1122。例如，狀態(tài)1112與1122包含一個(gè)重疊區(qū)域1141(以斜線表示)。重疊區(qū)域1141的面積會(huì)大于重疊區(qū)域1131的面積?；蛘?，臨界電壓屬于重疊區(qū)域1141的存儲(chǔ)單元的總數(shù)會(huì)多于臨界電壓屬于重疊區(qū)域1131的存儲(chǔ)單元的總數(shù)。此時(shí)，受限于硬比特模式解碼操作的解碼能力(或錯(cuò)誤更正能力)，即便使用再多的硬決策讀取電壓電平來讀取存儲(chǔ)單元并對(duì)應(yīng)執(zhí)行再多次的硬解碼程序，可能都無法通過單次讀取的硬比特來更正所有錯(cuò)誤。在一范例實(shí)施例中，對(duì)于臨界電壓屬于狀態(tài)1112與1122(或類似分布)的存儲(chǔ)單元，錯(cuò)誤檢查與校正電路508會(huì)根據(jù)所獲得的數(shù)據(jù)比特執(zhí)行另一預(yù)設(shè)解碼操作(也稱為第二預(yù)設(shè)解碼操作)，從而嘗試使用更多信息來偵錯(cuò)。在一范例實(shí)施例中，第二預(yù)設(shè)解碼操作也稱為軟比特模式(soft-bitmode)解碼操作，并且軟比特模式解碼操作是用于解碼所讀取的軟比特。圖13是根據(jù)本發(fā)明的一范例實(shí)施例所示出的軟比特模式解碼操作的示意圖。請(qǐng)參照?qǐng)D13，存儲(chǔ)器管理電路502會(huì)發(fā)送一個(gè)讀取指令序列(也稱為軟決策讀取指令序列)至可復(fù)寫式非易失性存儲(chǔ)器模塊406。根據(jù)此軟決策讀取指令序列，可復(fù)寫式非易失性存儲(chǔ)器模塊406會(huì)使用多個(gè)讀取電壓電平vs1～vs5(也稱為軟決策讀取電壓電平)來讀取此些存儲(chǔ)單元并且將所獲得的數(shù)據(jù)比特(例如，軟比特信息1331)傳送給存儲(chǔ)器管理電路502。其中，所獲得的軟比特信息1331會(huì)包含從某一個(gè)存儲(chǔ)單元讀取的多個(gè)軟比特sb1～sb5。在一范例實(shí)施例中，在傳送軟比特信息給存儲(chǔ)器管理電路502之前，可復(fù)寫式非易失性存儲(chǔ)器模塊406會(huì)將對(duì)應(yīng)于同一個(gè)存儲(chǔ)單元的至少部分軟比特作邏輯運(yùn)算，以減少所需傳送的軟比特的總數(shù)。以圖13為例，可復(fù)寫式非易失性存儲(chǔ)器模塊406可對(duì)應(yīng)于某一個(gè)存儲(chǔ)單元的軟比特sb2與sb3作邏輯上的異或(exclusiveor,xor)運(yùn)算以獲得第一運(yùn)算結(jié)果，對(duì)應(yīng)于此存儲(chǔ)單元的軟比特sb4與sb5作邏輯上的異或運(yùn)算以獲得第二運(yùn)算結(jié)果，并且將此存儲(chǔ)單元的軟比特sb1、第一運(yùn)算結(jié)果及第二運(yùn)算結(jié)果作為對(duì)應(yīng)于此存儲(chǔ)單元的軟比特信息1341傳送給存儲(chǔ)器管理電路502。其中，第一運(yùn)算結(jié)果及第二運(yùn)算結(jié)果也可分別視為是一個(gè)軟比特。相對(duì)于傳送軟比特信息1331，由于軟比特信息1341所包含的軟比特的總數(shù)較少，軟比特信息1341可以更快地傳送給存儲(chǔ)器管理電路502。此外，軟比特信息1331或1341也可以用來判斷某一個(gè)存儲(chǔ)單元的臨界電壓是屬于圖13中的電壓區(qū)間1301～1306中的哪一個(gè)。在圖13的一范例實(shí)施例中，讀取電壓電平vs1～vs5的其中之一會(huì)被設(shè)定為正負(fù)號(hào)(sign)讀取電壓電平。此正負(fù)號(hào)讀取電壓電平是用來決定數(shù)據(jù)比特的比特值。例如，若讀取電壓電平vs3為正負(fù)號(hào)讀取電壓，則數(shù)據(jù)比特的比特值會(huì)相同于軟比特sb3的比特值；若讀取電壓電平vs2為正負(fù)號(hào)讀取電壓，則數(shù)據(jù)比特的比特值會(huì)相同于驗(yàn)證比特軟比特sb2的比特值，以此類推。在一范例實(shí)施例中，錯(cuò)誤檢查與校正電路508會(huì)根據(jù)某一個(gè)數(shù)據(jù)比特所對(duì)應(yīng)的軟比特信息來獲得此數(shù)據(jù)比特的可靠度信息。例如，在圖13的一范例實(shí)施例中，若對(duì)應(yīng)于某一個(gè)數(shù)據(jù)比特的軟比特信息為“100”，則錯(cuò)誤檢查與校正電路508會(huì)根據(jù)此軟比特信息查詢一查找表，以獲得對(duì)應(yīng)于電壓區(qū)間1301的對(duì)數(shù)可能性比值。此對(duì)數(shù)可能性比值會(huì)被視為是此數(shù)據(jù)比特的可靠度信息。然后，錯(cuò)誤檢查與校正電路508會(huì)根據(jù)此數(shù)據(jù)比特與此數(shù)據(jù)比特的可靠度信息執(zhí)行軟比特模式解碼操作。此外，此數(shù)據(jù)比特的可靠度信息也可能在軟比特模式解碼操作中經(jīng)由查詢其他的查找表或動(dòng)態(tài)產(chǎn)生而被更新至少一次。關(guān)于軟比特模式解碼操作的細(xì)節(jié)可參照?qǐng)D10的范例實(shí)施例，在此便不贅述。須注意的是，根據(jù)上述關(guān)于硬比特模式解碼操作與軟比特模式解碼操作的說明可知，若數(shù)據(jù)比特中的錯(cuò)誤只是單純地因?yàn)榇鎯?chǔ)單元的臨界電壓發(fā)生小幅度的偏移而產(chǎn)生(例如，存在于圖11中重疊區(qū)域1131或1141)，則錯(cuò)誤檢查與校正電路508執(zhí)行硬比特模式解碼操作或軟比特模式解碼操作可有效地加以更正。以圖13為例，若某一個(gè)數(shù)據(jù)比特所對(duì)應(yīng)的存儲(chǔ)單元的臨界電壓越接近狀態(tài)1310與1320之間的v形處(例如，位于電壓區(qū)間1303或1304)，則配置給此數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值可能會(huì)越??；反之，若某一個(gè)數(shù)據(jù)比特所對(duì)應(yīng)的存儲(chǔ)單元的臨界電壓越遠(yuǎn)離狀態(tài)1310與1320之間的v形處(例如，位于電壓區(qū)間1301或1306)，則配置給此數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值可能會(huì)越大。一般來說，相對(duì)于對(duì)數(shù)可能性比值的絕對(duì)值較大(例如，14)的數(shù)據(jù)比特，對(duì)數(shù)可能性比值的絕對(duì)值較小(例如，1)的數(shù)據(jù)比特較容易被視為是錯(cuò)誤比特并且被更新其比特值。因此，根據(jù)數(shù)據(jù)比特的對(duì)數(shù)可能性比值的分布狀態(tài)，數(shù)據(jù)比特中的錯(cuò)誤會(huì)逐漸地被更正。但是，根據(jù)實(shí)務(wù)經(jīng)驗(yàn)，某些類型的錯(cuò)誤難以經(jīng)由常規(guī)的硬比特模式解碼操作或軟比特模式解碼操作來檢測(cè)。圖14是根據(jù)本發(fā)明的一范例實(shí)施例所示出的程序化存儲(chǔ)單元的示意圖。須注意的是，圖14的操作情境也可套用至tlcnand型存儲(chǔ)單元或其他類型的用于存儲(chǔ)兩個(gè)以上的數(shù)據(jù)比特的存儲(chǔ)單元。請(qǐng)參照?qǐng)D14，假設(shè)可復(fù)寫式非易失性存儲(chǔ)器模塊406中的多個(gè)存儲(chǔ)單元為mlcnand型存儲(chǔ)單元。在程序化此些存儲(chǔ)單元前，此些存儲(chǔ)單元的臨界電壓皆屬于狀態(tài)1400。屬于狀態(tài)1400的存儲(chǔ)單元也可視為處于抹除狀態(tài)“era”。在程序化此些存儲(chǔ)單元時(shí)，一個(gè)程序化操作(也稱為第一程序化操作)會(huì)先被執(zhí)行。在第一程序化操作中，電子會(huì)被注入此些存儲(chǔ)單元。例如，第一程序化操作可視為是用以將部分?jǐn)?shù)據(jù)存入此些存儲(chǔ)單元。在完成第一程序化操作之后，另一個(gè)程序化操作(也稱為第二程序化操作)會(huì)接續(xù)被執(zhí)行，以再次將更多的電子注入至部分的存儲(chǔ)單元，從而完成此些存儲(chǔ)單元的程序化操作。須注意的是，第二程序化操作是基于第一程序化操作的程序化結(jié)果而執(zhí)行的。例如，在執(zhí)行第二程序化操作之前，每一個(gè)存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)會(huì)被從相應(yīng)的存儲(chǔ)單元中讀取出來。然后，在第二程序化操作中，所讀取的數(shù)據(jù)與部分尚未存儲(chǔ)的數(shù)據(jù)會(huì)同時(shí)被存入存儲(chǔ)單元中。在一范例實(shí)施例中，經(jīng)第二程序化操作的每一個(gè)存儲(chǔ)單元會(huì)被視為存儲(chǔ)有2個(gè)數(shù)據(jù)比特。以下為了說明方便，將經(jīng)過第二程序化操作的每一個(gè)存儲(chǔ)單元視為存儲(chǔ)有第一數(shù)據(jù)比特與第二數(shù)據(jù)比特，并且將為了執(zhí)行第二程序化操作而從特定存儲(chǔ)單元中讀取的數(shù)據(jù)稱為第三數(shù)據(jù)比特。須注意的是，第一數(shù)據(jù)比特的比特值會(huì)對(duì)應(yīng)于第一程序化操作的程序化結(jié)果，并且第二數(shù)據(jù)比特的比特值會(huì)對(duì)應(yīng)于第二程序化操作的程序化結(jié)果。回到圖14，在理想狀態(tài)下，經(jīng)第一程序化操作的存儲(chǔ)單元的臨界電壓會(huì)屬于狀態(tài)1410(例如，存儲(chǔ)比特“1”)或1420(例如，存儲(chǔ)比特“0”)。例如，狀態(tài)1410與1420可用以表示第一程序化操作的程序化結(jié)果。對(duì)應(yīng)于狀態(tài)1410與1420，若使用讀取電壓電平vb來讀取此些存儲(chǔ)單元，則可以正確地讀取到此些存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)(即，第三數(shù)據(jù)比特)。根據(jù)讀到的第三數(shù)據(jù)比特，在對(duì)于此些存儲(chǔ)單元的第二程序化操作中，每一個(gè)存儲(chǔ)單元的臨界電壓會(huì)被程序化至屬于狀態(tài)1431～1434的其中之一。例如，若使用讀取電壓電平vb從某一存儲(chǔ)單元讀取的第三數(shù)據(jù)比特為比特“1”，則在對(duì)此存儲(chǔ)單元執(zhí)行第二程序化操作之后，此存儲(chǔ)單元的臨界電壓會(huì)屬于狀態(tài)1431或1432，視欲存儲(chǔ)于此存儲(chǔ)單元的第二數(shù)據(jù)比特的比特值而定?；蛘撸羰褂米x取電壓電平vb從某一存儲(chǔ)單元讀取的第三數(shù)據(jù)比特為比特“0”，則在對(duì)此存儲(chǔ)單元執(zhí)行第二程序化操作之后，此存儲(chǔ)單元的臨界電壓會(huì)屬于狀態(tài)1433或1434，視欲存儲(chǔ)于此存儲(chǔ)單元的第二數(shù)據(jù)比特的比特值而定。在本范例實(shí)施例中，臨界電壓屬于狀態(tài)1431的每一個(gè)存儲(chǔ)單元是用以存儲(chǔ)比特“11”，其中第一數(shù)據(jù)比特與第二數(shù)據(jù)比特的比特值皆為“1”；臨界電壓屬于狀態(tài)1432的每一個(gè)存儲(chǔ)單元是用以存儲(chǔ)比特“10”，其中第一數(shù)據(jù)比特與第二數(shù)據(jù)比特的比特值分別為“1”與“0”；臨界電壓屬于狀態(tài)1433的每一個(gè)存儲(chǔ)單元是用以存儲(chǔ)比特“01”，其中第一數(shù)據(jù)比特與第二數(shù)據(jù)比特的比特值分別為“0”與“1”；并且臨界電壓屬于狀態(tài)1434的每一個(gè)存儲(chǔ)單元是用以存儲(chǔ)比特“00”，其中第一數(shù)據(jù)比特與第二數(shù)據(jù)比特的比特值皆為“0”。但是，實(shí)際上若存儲(chǔ)單元的損耗程度較高，則經(jīng)第一程序化操作的存儲(chǔ)單元的臨界電壓可能會(huì)屬于狀態(tài)1411(例如，存儲(chǔ)比特“1”)或1421(例如，存儲(chǔ)比特“0”)。例如，狀態(tài)1411與1421同樣用以表示第一程序化操作的程序化結(jié)果。對(duì)應(yīng)于狀態(tài)1411與1421，若在執(zhí)行第二程序化操作之前使用讀取電壓電平vb來讀取此些存儲(chǔ)單元，則部份讀取到的第三數(shù)據(jù)比特可能是錯(cuò)的。根據(jù)讀取到的錯(cuò)誤的第三數(shù)據(jù)比特，在第二程序化操作中，原先應(yīng)該被程序化為屬于狀態(tài)1431以存儲(chǔ)比特“11”的存儲(chǔ)單元可能被錯(cuò)誤地程序化為屬于狀態(tài)1433而存儲(chǔ)比特“01”；或者，原先應(yīng)該被程序化為屬于狀態(tài)1432以存儲(chǔ)比特“10”的存儲(chǔ)單元也可能被錯(cuò)誤地程序化為屬于狀態(tài)1434而存儲(chǔ)比特“00”。換言之，部分存儲(chǔ)單元所存儲(chǔ)的第一數(shù)據(jù)比特的比特值可能會(huì)受到錯(cuò)誤的第三數(shù)據(jù)比特影響而發(fā)生錯(cuò)誤。例如，若某一個(gè)存儲(chǔ)單元的臨界電壓屬于狀態(tài)1411中的斜線區(qū)域，則此存儲(chǔ)單元實(shí)際上存儲(chǔ)的數(shù)據(jù)是比特“1”，但根據(jù)讀取電壓電平vb從此存儲(chǔ)單元讀取的第三數(shù)據(jù)比特卻是比特“0”。然后，在第二程序化操作中，根據(jù)這個(gè)錯(cuò)誤的第三數(shù)據(jù)比特(即，比特“0”)與另一欲存儲(chǔ)的數(shù)據(jù)(例如，比特“1”)，此存儲(chǔ)單元的臨界電壓可能會(huì)被錯(cuò)誤地程序化為屬于一錯(cuò)誤狀態(tài)(例如，狀態(tài)1433)。換言之，在此范例中，此存儲(chǔ)單元的臨界電壓應(yīng)當(dāng)被程序化為屬于狀態(tài)1431以存儲(chǔ)正確的兩個(gè)數(shù)據(jù)比特(例如，比特“11”)。但是，基于所讀取到的錯(cuò)誤數(shù)據(jù)(例如，錯(cuò)誤的第三數(shù)據(jù)比特)，此存儲(chǔ)單元會(huì)在第二程序化操作中被錯(cuò)誤地程序化為存儲(chǔ)有錯(cuò)誤的第一數(shù)據(jù)比特(例如，比特“0”)與正確的第二數(shù)據(jù)比特(例如，比特“1”)?；蛘?，在第二程序化操作中，根據(jù)錯(cuò)誤的第三數(shù)據(jù)比特(例如，比特“0”)與另一欲存儲(chǔ)的數(shù)據(jù)(例如，比特“0”)，一個(gè)存儲(chǔ)單元的臨界電壓可能會(huì)被錯(cuò)誤地程序化為屬于另一錯(cuò)誤狀態(tài)(例如，狀態(tài)1434)。一般來說，若待解碼的數(shù)據(jù)中存在上述基于錯(cuò)誤數(shù)據(jù)(例如，錯(cuò)誤的第三數(shù)據(jù)比特)而在第二程序化操作中引起的錯(cuò)誤，往往難以通過調(diào)整讀取電壓電平(例如，圖14中的讀取電壓電平va或vc)或常規(guī)的解碼機(jī)制來找到，使得解碼操作失敗。在本范例實(shí)施例中，存儲(chǔ)器管理電路502會(huì)發(fā)送一個(gè)讀取指令序列(也稱為第一讀取指令序列)至可復(fù)寫式非易失性存儲(chǔ)器模塊406，其用以指示可復(fù)寫式非易失性存儲(chǔ)器模塊406從多個(gè)存儲(chǔ)單元(也稱為第一存儲(chǔ)單元)讀取多個(gè)比特。例如，所讀取的比特即為數(shù)據(jù)比特。錯(cuò)誤檢查與校正電路508會(huì)根據(jù)可靠度信息(也稱為第一可靠度信息)對(duì)此些比特執(zhí)行一個(gè)解碼操作(也稱為第一解碼操作)。若第一解碼操作失敗且第一解碼操作符合一個(gè)預(yù)設(shè)條件，錯(cuò)誤檢查與校正電路508會(huì)根據(jù)另一可靠度信息(也稱為第二解碼操作)對(duì)此些比特執(zhí)行另一解碼操作(也稱為第二解碼操作)。須注意的是，第二可靠度信息不同于第一可靠度信息，且第二可靠度信息對(duì)于此些比特中的第一類錯(cuò)誤的更正能力會(huì)高于第一可靠度信息對(duì)于第一類錯(cuò)誤的更正能力。此外，所述第一類錯(cuò)誤是指基于錯(cuò)誤數(shù)據(jù)對(duì)此些第一存儲(chǔ)單元執(zhí)行上述第二程序化操作而產(chǎn)生的錯(cuò)誤。在一范例實(shí)施例中，所述錯(cuò)誤數(shù)據(jù)包括經(jīng)由讀取可復(fù)寫式非易失性存儲(chǔ)器模塊406中的至少一第二存儲(chǔ)單元而獲得的數(shù)據(jù)。在一范例實(shí)施例中，第二存儲(chǔ)單元與第一存儲(chǔ)單元是指相同的存儲(chǔ)單元。例如，在圖14的一范例實(shí)施例中，所述錯(cuò)誤數(shù)據(jù)包括在對(duì)第一存儲(chǔ)單元執(zhí)行第二程序化操作之前通過讀取第一存儲(chǔ)單元而獲得的錯(cuò)誤的第三數(shù)據(jù)比特。此外，在另一范例實(shí)施例中，第二存儲(chǔ)單元不屬于第一存儲(chǔ)單元。也即，第二存儲(chǔ)單元與第一存儲(chǔ)單元是指不同的存儲(chǔ)單元。例如，在搬移數(shù)據(jù)的過程中，可復(fù)寫式非易失性存儲(chǔ)器模塊406可能會(huì)從某些存儲(chǔ)單元(即，第二存儲(chǔ)單元)中讀取到錯(cuò)誤數(shù)據(jù)并通過第二程序化操作將此錯(cuò)誤數(shù)據(jù)存儲(chǔ)至其他的存儲(chǔ)單元(即第一存儲(chǔ)單元)中，從而引起所述第一類錯(cuò)誤。在一范例實(shí)施例中，若可復(fù)寫式非易失性存儲(chǔ)器模塊406支援兩種程序化模式，例如，第一程序化模式與第二程序化模式，則可復(fù)寫式非易失性存儲(chǔ)器模塊406可能會(huì)在第一程序化操作中使用第一程序化模式將數(shù)據(jù)(例如，來自主機(jī)系統(tǒng)11的數(shù)據(jù))程序化至第二存儲(chǔ)單元中。然后，在特定時(shí)間點(diǎn)(例如，使用第一程序化模式來存儲(chǔ)的數(shù)據(jù)的數(shù)據(jù)量達(dá)到一預(yù)設(shè)容量時(shí))，可復(fù)寫式非易失性存儲(chǔ)器模塊406會(huì)將數(shù)據(jù)從此些已于第一程序化操作中使用第一程序化模式來程序化的第二存儲(chǔ)單元讀取出來，并且切換為在第二程序化操作中將讀取出來的數(shù)據(jù)使用第二程序化模式程序化至第一存儲(chǔ)單元中。在一范例實(shí)施例中，所述從已使用第一程序化模式來程序化的第二存儲(chǔ)單元讀取出來的數(shù)據(jù)也可視為上述第三數(shù)據(jù)比特，并且第三數(shù)據(jù)比特的比特值會(huì)對(duì)應(yīng)于第一程序化操作的程序化結(jié)果。在此情況下，若根據(jù)第一程序化操作的程序化結(jié)果所讀取的數(shù)據(jù)存在錯(cuò)誤(即，讀到錯(cuò)誤的第三數(shù)據(jù)比特)，則此錯(cuò)誤也有可能在第二程序化操作中引發(fā)上述第一類錯(cuò)誤。在一范例實(shí)施例中，第一程序化模式是指單層存儲(chǔ)單元(singlelayermemorycell,slc)模式、下實(shí)體程序化(lowerphysicalprogramming)模式、混合程序化(mixtureprogramming)模式及少層存儲(chǔ)單元(lesslayermemorycell)模式的其中之一。在單層存儲(chǔ)單元模式中，一個(gè)存儲(chǔ)單元只存儲(chǔ)一個(gè)比特的數(shù)據(jù)。在下實(shí)體程序化模式中，只有下實(shí)體程序化單元會(huì)被程序化，而此下實(shí)體程序化單元所對(duì)應(yīng)之上實(shí)體程序化單元可不被程序化。在混合程序化模式中，有效數(shù)據(jù)(或，真實(shí)數(shù)據(jù))會(huì)被程序化于下實(shí)體程序化單元中，而同時(shí)虛擬數(shù)據(jù)(dummydata)會(huì)被程序化至存儲(chǔ)有效數(shù)據(jù)之下實(shí)體程序化單元所對(duì)應(yīng)的上實(shí)體程序化單元中。在少層存儲(chǔ)單元模式中，一個(gè)存儲(chǔ)單元存儲(chǔ)一第一數(shù)目的比特的數(shù)據(jù)。例如，此第一數(shù)目可設(shè)為“1”。在一范例實(shí)施例中，第二程序化模式是指多階存儲(chǔ)單元(mlc)程序化模式、復(fù)數(shù)階(tlc)存儲(chǔ)單元程序化模式或類似模式。在第二程序化模式中，一個(gè)存儲(chǔ)單元存儲(chǔ)有一第二數(shù)目的比特的數(shù)據(jù)，其中此第二數(shù)目等于或大于“2”。例如，此第二數(shù)目可設(shè)為2或3。在另一范例實(shí)施例中，上述第一程序化模式中的第一數(shù)目與第二程序化模式中的第二數(shù)目皆可以是其他數(shù)目，只要滿足第二數(shù)目大于第一數(shù)目即可。在第二存儲(chǔ)單元不屬于第一存儲(chǔ)單元的一范例實(shí)施例中，圖14的分布1411與1421也可用于表示對(duì)第二存儲(chǔ)單元執(zhí)行的第一程序化操作的程序化結(jié)果，并且圖14的分布1431～1434也可用于表示對(duì)第一存儲(chǔ)單元執(zhí)行的第二程序化操作的程序化結(jié)果。此外，在圖14的一范例實(shí)施例中，經(jīng)第二程序化操作的每一個(gè)第一存儲(chǔ)單元也可以是存儲(chǔ)有3個(gè)或更多的數(shù)據(jù)比特，本發(fā)明不加以限制。在一范例實(shí)施例中，在可復(fù)寫式非易失性存儲(chǔ)器模塊406中執(zhí)行垃圾回收操作以收集有效數(shù)據(jù)時(shí)，從部份存儲(chǔ)單元讀取的有效數(shù)據(jù)也可視為上述第三數(shù)據(jù)比特并且可能包含錯(cuò)誤數(shù)據(jù)。在將此有效數(shù)據(jù)回存至可復(fù)寫式非易失性存儲(chǔ)器模塊406時(shí)，也可能引起所述第一類錯(cuò)誤。例如，有效數(shù)據(jù)可視為是從第二存儲(chǔ)單元中收集并且被回存至第一存儲(chǔ)單元中。在一范例實(shí)施例中，第一數(shù)據(jù)比特與第二數(shù)據(jù)比特也可分別稱為下頁比特與上頁比特。在一范例實(shí)施例中，所述第一類錯(cuò)誤(只)會(huì)發(fā)生于下頁比特。例如，在存儲(chǔ)兩個(gè)或三個(gè)比特的存儲(chǔ)單元中，所述下頁比特(或第一數(shù)據(jù)比特)為lsb或?qū)儆谙聦?shí)體程序化單元的比特。在一范例實(shí)施例中，第一解碼操作與第二解碼操作皆為圖13的范例實(shí)施例中提及的第二預(yù)設(shè)解碼操作(即，軟比特模式解碼操作)。在一范例實(shí)施例中，第一解碼操作符合一個(gè)預(yù)設(shè)條件是指已執(zhí)行的第一解碼操作的次數(shù)達(dá)到一預(yù)設(shè)次數(shù)、已切換使用一預(yù)設(shè)數(shù)目的第一可靠度信息(例如，對(duì)數(shù)可能性比值)、和/或已查詢此預(yù)設(shè)數(shù)目的查找表以獲得第一可靠度信息。此外，在一范例實(shí)施例中，第一解碼操作符合一個(gè)預(yù)設(shè)條件則是指可用于獲得第一可靠度信息的查找表已經(jīng)用盡。在一范例實(shí)施例中，所述第一類錯(cuò)誤也稱為高信賴度錯(cuò)誤。由于欲存儲(chǔ)的數(shù)據(jù)本身即存在錯(cuò)誤(例如，錯(cuò)誤的第三數(shù)據(jù)比特)，因此在基于此錯(cuò)誤數(shù)據(jù)來執(zhí)行第二程序化操作以程序化存儲(chǔ)單元之后，從此存儲(chǔ)單元讀取的數(shù)據(jù)比特(例如，經(jīng)由第二程序化操作存入的第一數(shù)據(jù)比特和/或第二數(shù)據(jù)比特)的可靠度可能會(huì)很高(例如，配置給此數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值可能很大)，使得第一解碼操作始終不會(huì)將此數(shù)據(jù)比特視為錯(cuò)誤比特。在一范例實(shí)施例的某一個(gè)第一解碼操作中，待解碼的數(shù)據(jù)比特中的某一個(gè)比特(也稱為第一比特)具有一對(duì)數(shù)可能性比值(也稱為第一對(duì)數(shù)可能性比值)。在判定第一解碼操作失敗且符合預(yù)設(shè)條件之后，錯(cuò)誤檢查與校正電路508會(huì)配置另一對(duì)數(shù)可能性比值(也稱為第二對(duì)數(shù)可能性比值)給此第一比特。須注意的是，第二對(duì)數(shù)可能性比值的絕對(duì)值會(huì)小于第一對(duì)數(shù)可能性比值的絕對(duì)值。藉此，在第二解碼操作中，由于第一比特的對(duì)數(shù)可能性比值的絕對(duì)值變小，此第一比特被視為錯(cuò)誤比特的機(jī)率可被提高。在一范例實(shí)施例中，若第一解碼操作的失敗原因就是因?yàn)榇说谝槐忍厥冀K沒有被視為錯(cuò)誤比特，則可能因?yàn)樵诘诙獯a操作中降低了此第一比特的比特值而使得第二解碼操作成功完成。在一范例實(shí)施例的某一個(gè)第一解碼操作中，待解碼的數(shù)據(jù)比特中的另一個(gè)比特(也稱為第二比特)也具有一對(duì)數(shù)可能性比值(也稱為第三對(duì)數(shù)可能性比值)。在配置第二對(duì)數(shù)可能性比值給第一比特的同時(shí)，錯(cuò)誤檢查與校正電路508也會(huì)配置另一對(duì)數(shù)可能性比值(也稱為第四對(duì)數(shù)可能性比值)給此第二比特。第四對(duì)數(shù)可能性比值的絕對(duì)值也會(huì)小于第三對(duì)數(shù)可能性比值的絕對(duì)值。須注意的是，第一對(duì)數(shù)可能性比值的絕對(duì)值與第二對(duì)數(shù)可能性比值的絕對(duì)值之間具有一差值(也稱為第一差值)，第三對(duì)數(shù)可能性比值的絕對(duì)值與第四對(duì)數(shù)可能性比值的絕對(duì)值之間也具有一差值(也稱為第二差值)，且第一差值不同于第二差值。換言之，在執(zhí)行某一個(gè)第二解碼操作之前，錯(cuò)誤檢查與校正電路508會(huì)不均勻地降低待解碼的數(shù)據(jù)比特中不同比特的對(duì)數(shù)可能性比值的絕對(duì)值。在一范例實(shí)施例，在不均勻地降低待解碼的數(shù)據(jù)比特中不同比特的對(duì)數(shù)可能性比值的絕對(duì)值的操作中，某一個(gè)數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值的下降幅度正相關(guān)于此對(duì)數(shù)可能性比值的絕對(duì)值。例如，若某一個(gè)數(shù)據(jù)比特當(dāng)前的對(duì)數(shù)可能性比值為“-14”，則在下一次的第二解碼操作中，此數(shù)據(jù)比特的對(duì)數(shù)可能性比值可能會(huì)被設(shè)為“-10”。但是，若某一個(gè)數(shù)據(jù)比特當(dāng)前的對(duì)數(shù)可能性比值為“9”，則在下一次的第二解碼操作中，此數(shù)據(jù)比特的對(duì)數(shù)可能性比值可能會(huì)被設(shè)為“7”。在圖10的一范例實(shí)施例中，降低第i個(gè)數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值可包括直接調(diào)整可靠度信息li、li→j及l(fā)j→i的至少其中之一。須注意的是，對(duì)數(shù)可能性比值只是在上述部分范例實(shí)施例中作為可靠度信息的范例。在另一范例實(shí)施例中，可靠度信息也可以包含其他類型的參數(shù)，只要可以經(jīng)由調(diào)整此參數(shù)來影響某一比特的比特值在解碼操作中被改變的機(jī)率，從而提升對(duì)于第一類錯(cuò)誤(即，高信賴度錯(cuò)誤)的解碼效率即可。在一范例實(shí)施例中，可調(diào)整的可靠度信息還包括收斂參數(shù)。例如，在圖10的一范例實(shí)施例中，此收斂參數(shù)可用于與可靠度信息li、li→j及l(fā)j→i的至少其中之一相乘，從而改變輸出的可靠度信息li、li→j及l(fā)j→i的至少其中之一的值。例如，此收斂參數(shù)可以是小于或等于1的正數(shù)，例如，0.875、0.625、0.5或0.375等。在一范例實(shí)施例的某一個(gè)第一解碼操作中，若當(dāng)前采用的收斂參數(shù)(也稱為第一收斂參數(shù))的數(shù)值為1，則在判定第一解碼操作失敗且符合預(yù)設(shè)條件之后，錯(cuò)誤檢查與校正電路508會(huì)采用另一個(gè)收斂參數(shù)(也稱為第二收斂參數(shù))，例如，此第二收斂參數(shù)的數(shù)值為0.875。通過降低收斂參數(shù)，也可降低對(duì)數(shù)可能性比值的絕對(duì)值。在一范例實(shí)施例中，第二可靠度信息是基于第一可靠度信息而動(dòng)態(tài)產(chǎn)生。例如，在執(zhí)行第二解碼操作之前，錯(cuò)誤檢查與校正電路508可根據(jù)在某一個(gè)第一解碼操作中配置給某一個(gè)數(shù)據(jù)比特過的第一可靠度信息來動(dòng)態(tài)產(chǎn)生一個(gè)新的可靠度信息。然后，在第二解碼操作中，錯(cuò)誤檢查與校正電路508可將此新的可靠度信息配置給此數(shù)據(jù)比特作為此數(shù)據(jù)比特的第二可靠度信息。換言之，在動(dòng)態(tài)產(chǎn)生第二可靠度信息的一范例實(shí)施例中，在錯(cuò)誤檢查與校正電路508執(zhí)行第二解碼操作之前，第二可靠度信息不存儲(chǔ)于存儲(chǔ)器存儲(chǔ)裝置10中。在一范例實(shí)施例中，第二可靠度信息也可以是記錄于至少一特定查找表中。特別是，此特定查找表并不會(huì)在第一解碼操作中被使用。例如，可將此特定查找表標(biāo)記為專用于解決所述第一類錯(cuò)誤的查找表。須注意的是，在前述范例實(shí)施例中，雖然使用第二可靠度信息可提高對(duì)于第一類錯(cuò)誤的更正能力，但是，對(duì)于不是可復(fù)寫式非易失性存儲(chǔ)器模塊406基于錯(cuò)誤數(shù)據(jù)對(duì)第一存儲(chǔ)單元執(zhí)行程序化操作而產(chǎn)生的錯(cuò)誤(也稱為第二類錯(cuò)誤)來說，第二可靠度信息對(duì)于第二類錯(cuò)誤的更正能力是低于第一可靠度信息對(duì)于第二類錯(cuò)誤的更正能力。更具體來看，第二類錯(cuò)誤例如是經(jīng)由讀取臨界電壓屬于圖11中的重疊區(qū)域1131或1141的存儲(chǔ)單元而獲得的錯(cuò)誤比特，或者經(jīng)由讀取圖14的狀態(tài)1431～1434中任兩個(gè)相鄰狀態(tài)之間的重疊區(qū)域(或附近區(qū)域)的存儲(chǔ)單元而獲得的錯(cuò)誤比特。但是，須注意的是，相對(duì)于第一類錯(cuò)誤，第二類錯(cuò)誤在存儲(chǔ)時(shí)(例如，在第二程序化操作中)是基于正確的數(shù)據(jù)，而非錯(cuò)誤數(shù)據(jù)。例如，在圖14的一范例實(shí)施例中，若某一個(gè)存儲(chǔ)單元存儲(chǔ)有比特“1”且其臨界電壓不屬于斜線區(qū)域(例如，此存儲(chǔ)單元的臨界電壓小于電壓電平vb)，則根據(jù)所讀取的正確的第三數(shù)據(jù)比特(即，比特“1”)以及欲存儲(chǔ)的另一數(shù)據(jù)，第二程序化操作會(huì)將此存儲(chǔ)單元程序化為屬于狀態(tài)1431與1432的其中之一。爾后，若從此存儲(chǔ)單元讀取的數(shù)據(jù)比特中存在錯(cuò)誤(例如，錯(cuò)誤的第一數(shù)據(jù)比特和/或錯(cuò)誤的第二數(shù)據(jù)比特)，則此錯(cuò)誤將被視為第二類錯(cuò)誤，而非第一類錯(cuò)誤。同理，若第二程序化操作是根據(jù)正確的第三數(shù)據(jù)比特(例如，比特“0”)以及欲存儲(chǔ)的另一數(shù)據(jù)而將某一存儲(chǔ)單元程序化為屬于狀態(tài)1433與1434的其中之一，則后續(xù)從此存儲(chǔ)單元讀取的數(shù)據(jù)比特中的錯(cuò)誤也會(huì)被視為第二類錯(cuò)誤，而非第一類錯(cuò)誤。在一范例實(shí)施例中，由于采用的第二可靠度信息是為了增加具有高可靠度的數(shù)據(jù)比特被視為錯(cuò)誤比特的機(jī)率，因此，若某一個(gè)數(shù)據(jù)比特的可靠度很高(例如，此數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值很大)，則可能因?yàn)榕渲昧说诙煽慷刃畔⒔o此數(shù)據(jù)比特而反而降低解碼效率。藉此，在一范例實(shí)施例中，只有當(dāng)所有已知的第一可靠度信息(或查找表)皆已使用過后，才會(huì)切換為使用第二可靠度信息來執(zhí)行第二解碼操作，減少在解碼操作初期就發(fā)生誤判的機(jī)率。圖15是根據(jù)本發(fā)明的一范例實(shí)施例所示出的解碼方法的流程圖。請(qǐng)參照?qǐng)D15，在步驟s1501中，發(fā)送第一讀取指令序列以指示從多個(gè)第一存儲(chǔ)單元讀取多個(gè)比特。在步驟s1502中，根據(jù)第一可靠度信息對(duì)所述比特執(zhí)行第一解碼操作。在步驟s1503中，判斷第一解碼操作是否失敗。若第一解碼操作未失敗(即，成功)，在步驟s1504中，輸出成功解碼的比特。若第一解碼操作失敗，在步驟s1505中，判斷第一解碼操作是否符合預(yù)設(shè)條件。若第一解碼操作不符合預(yù)設(shè)條件，回到步驟s1502，持續(xù)使用第一可靠度信息來執(zhí)行第一解碼操作。若第一解碼操作符合預(yù)設(shè)條件，在步驟s1506中，根據(jù)第二可靠度信息對(duì)所述比特執(zhí)行第二解碼操作。圖16至圖18是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。請(qǐng)參照?qǐng)D16，在步驟s1601中，發(fā)送讀取指令序列以指示從多個(gè)第一存儲(chǔ)單元讀取多個(gè)硬比特。在步驟s1602中，對(duì)所述硬比特執(zhí)行硬比特模式解碼操作。在步驟s1603中，判斷所執(zhí)行的硬比特模式解碼操作是否失敗。若所執(zhí)行的硬比特模式解碼操作未失敗(即，成功)，在步驟s1604中，輸出成功解碼的比特。若所執(zhí)行的硬比特模式解碼操作失敗，在步驟s1605中，判斷所執(zhí)行的硬比特模式解碼操作的次數(shù)是否達(dá)到第一次數(shù)。若所執(zhí)行的硬比特模式解碼操作的次數(shù)未達(dá)到第一次數(shù)，在步驟s1606，調(diào)整硬決策讀取電壓電平，然后回到步驟s1601，使用調(diào)整過的硬決策讀取電壓電平來重新讀取第一存儲(chǔ)單元以獲得新的硬比特。然后，步驟s1602接續(xù)執(zhí)行。此外，若所執(zhí)行的硬比特模式解碼操作的次數(shù)達(dá)到第一次數(shù)，在步驟s1605之后進(jìn)入圖17的步驟s1701。請(qǐng)參照?qǐng)D17，在步驟s1701中，發(fā)送讀取指令序列以指示從多個(gè)第一存儲(chǔ)單元讀取多個(gè)軟比特。在步驟s1702中，根據(jù)第一可靠度信息對(duì)所述軟比特執(zhí)行第一軟比特模式解碼操作。在步驟s1703中，判斷所執(zhí)行的第一軟比特模式解碼操作是否失敗。若所執(zhí)行的第一軟比特模式解碼操作未失敗，在步驟s1704中，輸出成功解碼的比特。若所執(zhí)行的第一軟比特模式解碼操作失敗，在步驟s1705中，判斷所執(zhí)行的第一軟比特模式解碼操作的次數(shù)是否達(dá)到第二次數(shù)。若所執(zhí)行的第一軟比特模式解碼操作的次數(shù)未達(dá)到第二次數(shù)，在步驟s1706中，更新第一可靠度信息，然后回到步驟s1702，根據(jù)更新過的第一可靠度信息對(duì)所述軟比特執(zhí)行第一軟比特模式解碼操作。然后，步驟s1703接續(xù)執(zhí)行。此外，若所執(zhí)行的第一軟比特模式解碼操作的次數(shù)達(dá)到第二次數(shù)，在步驟s1705之后進(jìn)入圖18的步驟s1801。請(qǐng)參照?qǐng)D18，在步驟s1801中，基于第一可靠度信息獲得第二可靠度信息。此外，在另一范例實(shí)施例中，第二可靠度信息也可以是獨(dú)立產(chǎn)生而與第一可靠度信息無關(guān)。在步驟s1802中，根據(jù)第二可靠度信息對(duì)所述軟比特執(zhí)行第二軟比特模式解碼操作。在步驟s1803中，判斷所執(zhí)行的第二軟比特模式解碼操作是否失敗。若所執(zhí)行的第二軟比特模式解碼操作未失敗，在步驟s1804中，輸出成功解碼的比特。若所執(zhí)行的第二軟比特模式解碼操作失敗，在步驟s1805中，判斷所執(zhí)行的第二軟比特模式解碼操作的次數(shù)是否達(dá)到第三次數(shù)。若所執(zhí)行的第二軟比特模式解碼操作的次數(shù)未達(dá)到第三次數(shù)，在步驟s1806中，更新第二可靠度信息。例如，在步驟s1806中，可進(jìn)一步降低某一個(gè)數(shù)據(jù)比特的對(duì)數(shù)可能性比值的絕對(duì)值或所使用的收斂參數(shù)。然后，回到步驟s1802，根據(jù)更新過的第二可靠度信息對(duì)所述軟比特執(zhí)行第二軟比特模式解碼操作。然后，步驟s1803接續(xù)執(zhí)行。此外，若所執(zhí)行的第二軟比特模式解碼操作的次數(shù)達(dá)到第三次數(shù)，在步驟s1807中，判定解碼失敗。然而，圖15至圖18中各步驟已詳細(xì)說明如上，在此便不再贅述。值得注意的是，圖15至圖18中各步驟可以實(shí)作為多個(gè)程序碼或是電路，本發(fā)明不加以限制。此外，圖15至圖18的方法可以搭配以上范例實(shí)施例使用，也可以單獨(dú)使用，本發(fā)明不加以限制。綜上所述，本發(fā)明提出的解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元主要是針對(duì)用于存儲(chǔ)兩個(gè)以上的數(shù)據(jù)比特的存儲(chǔ)單元提出的解碼效率改善方案。在從第一存儲(chǔ)單元讀取多個(gè)比特之后，對(duì)于所述比特的第一解碼操作會(huì)根據(jù)第一可靠度信息而被執(zhí)行。若第一解碼操作失敗且符合預(yù)設(shè)條件，表示所述比特中可能存在特定類型的錯(cuò)誤。例如，所述特定類型的錯(cuò)誤可能包括第一類錯(cuò)誤，其是基于錯(cuò)誤數(shù)據(jù)對(duì)所述第一存儲(chǔ)單元執(zhí)行程序化操作而產(chǎn)生的。因此，對(duì)于所述比特的第二解碼操作會(huì)根據(jù)第二可靠度信息而被執(zhí)行，其中第二可靠度信息不同于第一可靠度信息。特別是，第二可靠度信息對(duì)于所述比特中的第一類錯(cuò)誤的更正能力會(huì)高于第一可靠度信息對(duì)于所述第一類錯(cuò)誤的更正能力。藉此，可提高解碼效率。雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
：中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。當(dāng)前第1頁12當(dāng)前第1頁12