本發(fā)明涉及一種寬帶頻譜監(jiān)視系統(tǒng)及其產(chǎn)生高速偽隨機(jī)序列信號(hào)的方法。

背景技術(shù)：

奈奎斯特采樣定理表明：模數(shù)轉(zhuǎn)換器analogtodigital,adc的采樣頻率必須大于或者等于信號(hào)最高頻率的兩倍，才能從離散的采樣值中無(wú)失真地重建出原始的模擬信號(hào)。面對(duì)日益增大的信號(hào)監(jiān)視帶寬，采用傳統(tǒng)的奈奎斯特采樣方法設(shè)計(jì)的寬帶頻譜監(jiān)視系統(tǒng)會(huì)極大的增加采樣的硬件成本，同時(shí)，采樣產(chǎn)生的海量數(shù)據(jù)量也會(huì)給數(shù)據(jù)的存儲(chǔ)、傳輸和運(yùn)算帶來巨大壓力?；趬嚎s感知理論的調(diào)制寬帶轉(zhuǎn)換器modulatedwidebandconverter,mwc能以遠(yuǎn)低于奈奎斯特速率的采樣率對(duì)寬帶稀疏信號(hào)進(jìn)行盲采樣，通過重構(gòu)算法高概率地重構(gòu)原始信號(hào)，在寬帶頻譜監(jiān)視系統(tǒng)設(shè)計(jì)中具有廣闊的應(yīng)用前景。

調(diào)制寬帶轉(zhuǎn)換器的原理框圖如圖1所示，首先將接收到的頻率范圍為[0,fnyq/2]的寬帶稀疏信號(hào)x(t)分成m路相同的信號(hào)fnyq表示寬帶稀疏信號(hào)中帶寬最大信號(hào)的奈奎斯特采樣率，同時(shí)進(jìn)入m個(gè)并行通道；然后分別與m路周期為tp的偽隨機(jī)序列pi(t)進(jìn)行混頻處理。其中，偽隨機(jī)序列的碼速率不能小于fnyq；接著各自通過一個(gè)截止頻率為1/(2ts)的理想低通濾波器h(t)；最后以fs＝1/ts的采樣率對(duì)濾波后的信號(hào)進(jìn)行采樣，得到欠奈奎斯特采樣序列yi[n]，通過重構(gòu)算法恢復(fù)出原始信號(hào)x(t)。

然而，由于調(diào)制寬帶轉(zhuǎn)換器理論對(duì)硬件有諸多限制，特別是在處理超寬帶稀疏信號(hào)時(shí)，要求偽隨機(jī)序列的碼速率不小于信號(hào)的奈奎斯特采樣率。而高速偽隨機(jī)序列的產(chǎn)生本身就是一個(gè)難題，大大限制了調(diào)制寬帶轉(zhuǎn)換器的設(shè)計(jì)實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)存在的不足，提供一種寬帶頻譜監(jiān)視系統(tǒng)及其產(chǎn)生高速偽隨機(jī)序列信號(hào)的方法。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

寬帶頻譜監(jiān)視系統(tǒng)，包括信號(hào)預(yù)調(diào)理模塊、功分器、混頻器、低通濾波器、中頻放大器、fpga模塊、重構(gòu)算法器，所述信號(hào)預(yù)調(diào)理模塊的輸出端連接功分器的輸入端，所述fpga模塊產(chǎn)生高速偽隨機(jī)序列信號(hào)和功分器的四路輸出端輸出的信號(hào)都輸入到混頻器的輸入端，所述混頻器的四路輸出端都通過低通濾波器連接中頻放大器的輸入端，所述中頻放大器的四路輸出端連接fpga模塊，所述fpga模塊連接重構(gòu)算法器。

所述fpga模塊包括adc模塊、gtx模塊，所述fpga模塊中的gtx模塊產(chǎn)生高速偽隨機(jī)序列信號(hào)和功分器的四路輸出端輸出的信號(hào)都輸入到混頻器的輸入端，所述中頻放大器的四路輸入端連接fpga模塊中的adc模塊，所述gtx模塊包括數(shù)據(jù)傳輸總線、gtx模塊發(fā)送端的并進(jìn)串出模塊。

所述信號(hào)預(yù)調(diào)理模塊包括低噪聲放大器、可調(diào)衰減器、放大器模塊，所述低噪聲放大器通過可調(diào)衰減器連接放大器模塊，所述信號(hào)預(yù)調(diào)理模塊中的放大器模塊的輸出端連接功分器的輸入端。

所述高速偽隨機(jī)序列信號(hào)采用rocketio高速串行數(shù)據(jù)傳輸技術(shù)來產(chǎn)生。

所述混頻器采用adl5801芯片來設(shè)計(jì)。

所述中頻放大器采用opa847芯片來設(shè)計(jì)。

所述低噪聲放大器采用bgb707l7esd芯片來設(shè)計(jì)。

產(chǎn)生高速偽隨機(jī)序列信號(hào)的方法，方法包括如下步驟：

1、用matlab軟件隨機(jī)生成4行127列的矩陣，將矩陣的每一行隨機(jī)數(shù)對(duì)應(yīng)一周期內(nèi)的偽隨機(jī)序列；

2、把矩陣中的-1變?yōu)?形成偽隨機(jī)碼，儲(chǔ)存在fpga的ram塊中；

3、gtx模塊啟動(dòng)，將ram塊中的每16個(gè)偽隨機(jī)碼為一組，并行發(fā)送給gtx模塊的數(shù)據(jù)傳輸總線，得到并行數(shù)據(jù)，然后通過gtx模塊發(fā)送端的并進(jìn)串出模塊把并行數(shù)據(jù)以串行的方式發(fā)送出去，得到高速偽隨機(jī)序列信號(hào)。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

第一，將信號(hào)預(yù)調(diào)理模塊、功分器、混頻器、低通濾波器、中頻放大器、fpga模塊設(shè)計(jì)在一塊板卡上，降低了噪聲干擾，提高了系統(tǒng)的穩(wěn)定性；

第二，利用fpga中的gtx模塊設(shè)計(jì)出高速偽隨機(jī)序列發(fā)生器，滿足調(diào)制寬帶轉(zhuǎn)換器系統(tǒng)處理寬帶稀疏信號(hào)的要求；

第三，設(shè)計(jì)出能處理50mhz-500mhz稀疏多頻帶信號(hào)的四通道調(diào)制寬帶轉(zhuǎn)換器硬件系統(tǒng)，能有效地重構(gòu)出原始信號(hào)的頻譜。

附圖說明：

圖1為調(diào)制寬帶轉(zhuǎn)換器的原理框圖；

圖2為本發(fā)明的系統(tǒng)框圖；

圖3為低噪聲放大器的電路原理圖；

圖4為可調(diào)衰減器的電路原理圖；

圖5為放大器模塊的電路原理圖；

圖6為功分器的電路原理圖；

圖7為混頻器的電路原理圖；

圖8為低通濾波器6的電路原理圖；

圖9為低通濾波器電路的頻率特性曲線；

圖10為中頻放大器的電路原理圖；

圖11為高速偽隨機(jī)序列發(fā)生器的時(shí)鐘網(wǎng)路框圖；

圖12為高速偽隨機(jī)序列時(shí)域波形圖；

圖13為高速偽隨機(jī)序列時(shí)域的頻譜圖；

圖14是100mhz正弦信號(hào)經(jīng)mwc混頻、濾波后的實(shí)測(cè)波形；

圖15是100mhz正弦信號(hào)經(jīng)mwc欠采樣后采樣序列的頻譜；

圖16是100mhz正弦信號(hào)經(jīng)mwc欠采樣后的頻譜重構(gòu)；

圖17是qpsk信號(hào)經(jīng)mwc混頻、濾波后的實(shí)測(cè)波形；

圖18是qpsk信號(hào)經(jīng)mwc欠采樣后采樣序列的頻譜；

圖19是qpsk信號(hào)經(jīng)mwc欠采樣后的頻譜重構(gòu)；

圖20是單載頻信號(hào)+qpsk信號(hào)經(jīng)mwc混頻、濾波后的實(shí)測(cè)波形；

圖21是單載頻信號(hào)+qpsk信號(hào)經(jīng)mwc欠采樣后采樣序列頻譜；

圖22是單載頻信號(hào)+qpsk信號(hào)經(jīng)mwc欠采樣的頻譜重構(gòu)。

具體實(shí)施方式

如圖2所示，寬帶頻譜監(jiān)視系統(tǒng)，包括信號(hào)預(yù)調(diào)理模塊1、功分器4、混頻器5、低通濾波器6、中頻放大器7、fpga模塊2、重構(gòu)算法器3，所述信號(hào)預(yù)調(diào)理模塊1的輸出端連接功分器4的輸入端，所述fpga模塊2產(chǎn)生高速偽隨機(jī)序列信號(hào)和功分器4的四路輸出端輸出的信號(hào)都輸入到混頻器5的輸入端，所述混頻器5的四路輸出端都通過低通濾波器6連接中頻放大器7的輸入端，所述中頻放大器7的四路輸出端連接fpga模塊2，所述fpga模塊2連接重構(gòu)算法器3。

如圖2所示，所述fpga模塊2包括adc模塊22、gtx模塊21，所述fpga模塊中的gtx模塊21產(chǎn)生高速偽隨機(jī)序列信號(hào)和功分器4的四路輸出端輸出的信號(hào)都輸入到混頻器5的輸入端，所述中頻放大器7的四路輸入端連接fpga模塊中的adc模塊22，所述gtx模塊21包括數(shù)據(jù)傳輸總線、gtx模塊發(fā)送端的并進(jìn)串出模塊。

如圖2所示，所述信號(hào)預(yù)調(diào)理模塊1包括低噪聲放大器11、可調(diào)衰減器12、放大器模塊13，所述低噪聲放大器11通過可調(diào)衰減器12連接放大器模塊13，所述信號(hào)預(yù)調(diào)理模塊中的放大器模塊13的輸出端連接功分器4的輸入端。

高速偽隨機(jī)序列信號(hào)采用rocketio高速串行數(shù)據(jù)傳輸技術(shù)來產(chǎn)生。

所述低噪聲放大器11采用bgb707l7esd芯片來設(shè)計(jì)，如圖3所示，芯片u1型號(hào)為bgb707l7esd。lna_1n為輸入端，接收來自天線的寬帶信號(hào)。lna_out為輸出端，連接后端的可調(diào)衰減器12。

如圖4所示，為可調(diào)衰減器12的電路原理圖，芯片u9-a型號(hào)為dat-31r5-pp+。be端為使能端口，可調(diào)衰減器12輸出端口為att_out。

如圖5所示，為放大器模塊13的電路原理圖，其中芯片u23型號(hào)為gva-63+。放大輸出端為gva_out。

如圖6所示，功分器4的電路原理圖，其中u17、u24、u25為三個(gè)同一型號(hào)tcp-2-33w+芯片。rf0端口、rf1端口、rf2端口和rf3端口分別連接每一路混頻器。

如圖7所示，混頻器5的電路原理圖，所述混頻器5采用adl5801芯片來設(shè)計(jì)。其中芯片u10型號(hào)為adl5801。lo_txn1和lo_txp1是混頻器差分輸入端，輸入信號(hào)來自于fpga的gtx模塊生成的高速偽隨機(jī)序列。ifop_1和ifon_1為混頻器中頻輸出端，連接后端的低通濾波器。

如圖8所示，低通濾波器6的電路原理圖，其截止頻率為33mhz。電感值l1＝l4＝l3＝l6＝606.82nh，l2＝l5＝648.34nh。電容值c1＝c2＝c3＝c442pf。圖9為低通濾波器電路的頻率特性曲線；

如圖10所示，中頻放大器的電路原理圖，所述中頻放大器7采用opa847芯片來設(shè)計(jì)。其中ifap_1和ifan_1為低通濾波器濾波后輸出的低頻差分信號(hào)，if1_out端口為中頻放大器放大輸出的單端信號(hào)。差分增益為9.06，帶寬為430mhz，能夠有效地對(duì)33mhz內(nèi)的基帶信號(hào)放大，而且還降低了信號(hào)的共模噪聲。

產(chǎn)生高速偽隨機(jī)序列信號(hào)的方法所述方法包括如下步驟：

1、用matlab軟件隨機(jī)生成4行127列的矩陣，將矩陣的每一行隨機(jī)數(shù)對(duì)應(yīng)一周期內(nèi)的偽隨機(jī)序列；

2、把矩陣中的-1變?yōu)?形成偽隨機(jī)碼，儲(chǔ)存在fpga的ram塊中；

3、gtx模塊啟動(dòng)，將ram塊中的每16個(gè)偽隨機(jī)碼為一組，并行發(fā)送給gtx模塊的數(shù)據(jù)傳輸總線，得到并行數(shù)據(jù)，然后通過gtx模塊發(fā)送端的并進(jìn)串出模塊把并行數(shù)據(jù)以串行的方式發(fā)送出去，得到高速偽隨機(jī)序列信號(hào)。

采用rocketio高速串行數(shù)據(jù)傳輸技術(shù)來產(chǎn)生高速偽隨機(jī)序列。xilinxfpga的高速串行數(shù)據(jù)收發(fā)器gtx(gigabittransceiverx,gtx)具有多路數(shù)據(jù)傳輸通道，可滿足調(diào)制寬帶轉(zhuǎn)換器多路混頻的要求，而且傳輸速率極高。在xilinxvirtex5系列fpga中，可設(shè)置串行傳輸速率150mb/s到6.5gb/s，達(dá)到的最高速率遠(yuǎn)遠(yuǎn)高于本系統(tǒng)中信號(hào)的奈奎斯特速率。fpga內(nèi)部的多組gtx產(chǎn)生的多路偽隨機(jī)序列也容易保持一致性。

在調(diào)制寬帶轉(zhuǎn)換器的硬件實(shí)現(xiàn)中，要求adc的采樣時(shí)鐘和產(chǎn)生偽隨機(jī)序列的參考時(shí)鐘要保持同步或是同源，才能把采樣數(shù)據(jù)和偽隨機(jī)碼嚴(yán)格對(duì)應(yīng)起來，實(shí)現(xiàn)對(duì)原始信號(hào)的精確重構(gòu)。因此，用gtx產(chǎn)生1.6gb/s的偽隨機(jī)序列，需要在fpga外部給gtx提供100mhz的參考時(shí)鐘。將adc的時(shí)鐘模塊產(chǎn)生20mhz時(shí)鐘信號(hào)送給頻率綜合器844003-01。頻率綜合器產(chǎn)生100mhz的低壓差分信號(hào)作為gtx的外部參考時(shí)鐘。高速偽隨機(jī)序列發(fā)生器的時(shí)鐘網(wǎng)路框圖如圖11所示。

用matlab軟件隨機(jī)生成4行127列的矩陣，等概率隨機(jī)取值±1。矩陣的每一行隨機(jī)數(shù)對(duì)應(yīng)一周期內(nèi)的偽隨機(jī)序列。把矩陣中的-1變?yōu)?，裝載在fpga的ram塊中。gtx啟動(dòng)后，以ram塊中的每16個(gè)偽隨機(jī)碼為一組，并行發(fā)送給gtx的數(shù)據(jù)傳輸總線txdata，然后通過gtx發(fā)送端的并進(jìn)串出模塊(parallelintoserialout,piso)模塊，基于gtx內(nèi)部倍頻好的高速串行時(shí)鐘把并行數(shù)據(jù)以串行的方式發(fā)送出去，得到高速差分偽隨機(jī)序列。

用示波器觀察高速偽隨機(jī)序列時(shí)域波形和頻譜如圖12和圖13所示，碼速率為1.6gb/s。

分別利用單載頻信號(hào)和qpsk信號(hào)對(duì)本發(fā)明的寬帶頻譜監(jiān)視系統(tǒng)進(jìn)行測(cè)試，再利用功率合成器將單載頻信號(hào)和qpsk信號(hào)合成稀疏雙頻帶信號(hào)來驗(yàn)證調(diào)制寬帶轉(zhuǎn)換器硬件系統(tǒng)對(duì)寬帶頻譜的感知能力。

第一，單載頻信號(hào)測(cè)試。用信號(hào)源產(chǎn)生100mhz的單音信號(hào)，經(jīng)功分器4分成四路，與周期偽隨機(jī)序列混頻、低通濾波器后，得到四路中頻信號(hào)，用示波器觀察四路信號(hào)的時(shí)域波形如圖14所示。分析四路采樣序列頻譜如圖15所示，100mhz頻點(diǎn)被多次搬移，在基帶出現(xiàn)若干個(gè)單音頻點(diǎn)。通過重構(gòu)算法恢復(fù)輸入信號(hào)的頻譜如圖16所示。從圖16中的結(jié)果可以看出，100mhz的單載頻信號(hào)頻譜被成功地檢測(cè)出來。

第二，qpsk信號(hào)測(cè)試。使用信號(hào)源產(chǎn)生一個(gè)載頻為400mhz，帶寬為2mhz的qpsk信號(hào)，通過本系統(tǒng)低通濾波器得到濾波后的中頻信號(hào)，示波器觀察到的四路信號(hào)如圖17所示。得到四路采樣序列后，分析其頻譜如圖18所示，qpsk信號(hào)與周期偽隨機(jī)序列混頻后，信號(hào)的頻譜被搬移到整個(gè)頻帶，每路序列的頻譜由若干個(gè)頻帶組成。圖19為重構(gòu)出信號(hào)頻譜，可以看出載頻為400mhz、帶寬為2mhz的qpsk信號(hào)被成功檢測(cè)出來了。

第三，單載頻信號(hào)+qpsk信號(hào)測(cè)試。利用功率合成器將上述兩個(gè)實(shí)驗(yàn)的單載頻信號(hào)和qpsk信號(hào)合成稀疏雙頻帶信號(hào)作為系統(tǒng)的輸入信號(hào)。經(jīng)本系統(tǒng)輸出四路中頻信號(hào)，實(shí)測(cè)波形如圖20所示。adc模塊22采樣后四路信號(hào)的頻譜如圖21所示，除了含有若干個(gè)頻帶信號(hào)外，還有多個(gè)單頻點(diǎn)信號(hào)。說明采樣序列含有單音信號(hào)和qpsk信號(hào)的混合信號(hào)。最后重構(gòu)出的信號(hào)頻譜如圖22所示，成功恢復(fù)出混合信號(hào)的頻譜。

本發(fā)明可以完成對(duì)稀疏多頻帶信號(hào)的重構(gòu)，具有良好的頻譜感知性能，將信號(hào)預(yù)調(diào)理模塊、功分器、混頻器、低通濾波器、中頻放大器、fpga模塊設(shè)計(jì)在一塊板卡上，降低了噪聲干擾，提高了系統(tǒng)的穩(wěn)定性；利用fpga中的gtx模塊設(shè)計(jì)出高速偽隨機(jī)序列發(fā)生器，滿足調(diào)制寬帶轉(zhuǎn)換器系統(tǒng)處理寬帶稀疏信號(hào)的要求；設(shè)計(jì)出能處理50mhz-500mhz稀疏多頻帶信號(hào)的四通道調(diào)制寬帶轉(zhuǎn)換器硬件系統(tǒng)，能有效地重構(gòu)出原始信號(hào)的頻譜。

需要注意的是，以上列舉的僅是本發(fā)明的一種具體實(shí)施例。顯然，本發(fā)明不限于以上實(shí)施例，還可以有許多變形。總之，本領(lǐng)域的普通技術(shù)人員能從本發(fā)明公開的內(nèi)容直接導(dǎo)出或聯(lián)想到的其有變形，均應(yīng)認(rèn)為是本發(fā)明的保護(hù)范圍。