本發(fā)明涉及芯片技術(shù)領(lǐng)域，具體是一種基于FLASH的低功耗MCU芯片裝置。

背景技術(shù)：

對于芯片設(shè)計來說，在設(shè)計目標上往往存在沖突，即它們的性能要足夠強大，同時功耗又要足夠低。本發(fā)明提出一種基于FLASH的低功耗MCU芯片設(shè)計方案，在芯片中的通過FLASH接口管理模塊對FLASH存儲器進行低功耗的讀時序控制，能夠節(jié)省FLASH存儲器的功耗，從而使MCU芯片適用于低功耗應(yīng)用要求。在MCU芯片設(shè)計中，當采用速度不同的FLASH的IP時，可以通過改變MCU芯片中延時控制單元的延時，從而獲得合適FLASH操作的接口時序，因而本方案具有強的實用性。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種基于FLASH的低功耗MCU芯片裝置，以解決上述背景技術(shù)中提出的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種基于FLASH的低功耗MCU芯片裝置，包括FLASH存儲器、FLASH接口控制模塊、復(fù)位產(chǎn)生模塊、芯片配置控制單元和MCU內(nèi)核，所述FLASH存儲器連接FLASH接口控制模塊，F(xiàn)LASH接口控制模塊還分別連接復(fù)位產(chǎn)生模塊、芯片配置控制單元和MCU內(nèi)核。

作為本發(fā)明的進一步方案：還包括負責(zé)產(chǎn)生芯片工作所需要的工作時鐘的時鐘產(chǎn)生模塊，時鐘產(chǎn)生模塊分別連接FLASH接口控制模塊和MCU內(nèi)核。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明在芯片中通過FLASH接口管理模塊對FLASH存儲器進行低功耗的讀時序控制，能夠節(jié)省FLASH存儲器的功耗，從而使MCU芯片適用于低功耗應(yīng)用要求。在MCU芯片設(shè)計中，當采用速度不同的FLASH的IP時，可以通過改變MCU芯片中延時控制單元的延時，從而獲得合適FLASH操作的接口時序，因此具有強的實用性。

附圖說明：

圖1為本發(fā)明的整體框圖；

圖2為FLASH接口控制模塊的框圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1-2，一種基于FLASH的低功耗MCU芯片裝置，包括FLASH存儲器、FLASH接口控制模塊、復(fù)位產(chǎn)生模塊、芯片配置控制單元和MCU內(nèi)核，所述FLASH存儲器連接FLASH接口控制模塊，F(xiàn)LASH接口控制模塊還分別連接復(fù)位產(chǎn)生模塊、芯片配置控制單元和MCU內(nèi)核。

還包括負責(zé)產(chǎn)生芯片工作所需要的工作時鐘的時鐘產(chǎn)生模塊，時鐘產(chǎn)生模塊分別連接FLASH接口控制模塊和MCU內(nèi)核。

本發(fā)明的工作原理是：MCU芯片內(nèi)部包括時鐘產(chǎn)生模塊（CLK_GEN）、復(fù)位產(chǎn)生模塊（RST_GEN）、FLASH存儲器、FLASH接口控制模塊（FLASH_INTF）、芯片配置控制單元（CFG）、MCU內(nèi)核（CORE）。時鐘產(chǎn)生模塊（CLK_GEN）負責(zé)產(chǎn)生芯片工作所需要的工作時鐘。當MCU內(nèi)核請求讀取存儲于FLASH中某一地址對應(yīng)的內(nèi)容時，MCU內(nèi)核（CORE）輸出有效的讀FLASH請求信號（fls_rd），同時輸出對應(yīng)的讀地址信號（fls_adr）。當FLASH接口控制模塊（FLASH_INTF）檢測到有效的讀FLASH請求信號（fls_rd）時，將產(chǎn)生FLASH存儲器所需的低功耗接口時序，從FLASH中把相應(yīng)地址單元的值讀回，并且將讀回的值（fls_din）輸送到MCU內(nèi)核（CORE）。芯片配置控制單元（CFG）負責(zé)對芯片全局性配置進行控制。在本設(shè)計中，這些全局性配置控制信息包括用于控制芯片中FLASH接口模塊中的各延時控制單元的延時控制信息（dly_ctrl1、dly_ctrl2、dly_ctrl3）。

FLASH接口控制模塊（FLASH_INTF）負責(zé)管制管理讀FLASH存儲器所需的接口時序。fls_cs為FLASH存儲器的選通信號；fls_rd為FLASH讀請求脈沖信號；fls_adr為FLASH讀請求地址信號；fls_dout為FLASH讀返回數(shù)據(jù)信號。讀FLASH時，接口時序必須要滿足FLASH存儲器的選通信號(fls_cs)相對于FLASH讀請求脈沖信號(fls_rd)的建立時間的要求，同時還要滿足 FLASH存儲器的選通信號(fls_cs)相對于FLASH讀請求脈沖信號(fls_rd)的保持時間的時序要求。讀FLASH存儲器操作涉及到FLASH存儲的三種功耗模式。當FLASH存儲器的選通信號為低電平狀態(tài)(fls_cs=0)時，F(xiàn)LASH存儲器處于standby模式。當FLASH存儲器的選通信號為高有效狀態(tài)(fls_cs=1)且FLASH讀請求脈沖信號為低電平狀態(tài)（fls_rd=1）時，F(xiàn)LASH存儲器處于read模式。當FLASH存儲器的選通信號為高有效狀態(tài)(fls_cs=1)且FLASH讀請求脈沖信號為低電平狀態(tài)（fls_rd=0）時，F(xiàn)LASH存儲器處于static模式。不同的IP提供商提供的FLASH存儲器的在功耗、性能上有差別。FLASH處于standby模式時，功耗最少。static模式的功耗要比standby模式大，比read模式功耗小。在MCU芯片設(shè)計中，為了有利于芯片中數(shù)字邏輯的設(shè)計，MCU內(nèi)核工作時鐘（clk_mcu）的占空比一般為50%。在一般的MCU芯片的設(shè)計中，當MCU芯片處于運行狀態(tài)時，會將FLASH存儲器的選通信號一直保持為高有效狀態(tài)，同時使用MCU內(nèi)核工作時鐘（clk_mcu）作為FLASH讀請求脈沖信號（fls_rd）。在這種設(shè)計方案里，當MCU芯片處于運行狀態(tài)時，F(xiàn)LASH存儲器交替處于功耗較高的read模式與static模式。

本發(fā)明提出一種基于FLASH的低功耗MCU芯片設(shè)計方案，在MCU芯片設(shè)計中，通過MCU芯片內(nèi)部的FLASH接口管理模塊，可以對FLASH存儲器進行智能的功耗模式管理。讀取FLASH存儲器時，在滿足應(yīng)用要求的MCU芯片運算處理速度，并且滿足FLASH存儲器所要求的接口時序約束的前提下，通過使FLASH存儲器在盡量短的時間里面處于功耗較高的read模式，在盡量長的時間里面處于功耗較低的standby模式，從而使MCU芯片的總功耗更低，使MCU芯片可以應(yīng)用于對功耗要求更低的應(yīng)用場合。

FLASH接口控制模塊的設(shè)計原理如圖 2所示。FLASH接口管理模塊根據(jù)芯片配置控制單元（CFG）傳輸過來的延時控制單元的延時控制信息（dly_ctrl1、dly_ctrl2、dly_ctrl3）對FLASH接口控制模塊（FLASH_INTF）中延時單元的輸出延時進行控制。MCU內(nèi)核時鐘clk_mcu經(jīng)過延時控制單元1（DLY_CTRL_1）后，輸出一次延時信號clk_mcu_dly1，一次延時信號clk_mcu_dly1相對于MCU內(nèi)核時鐘clk_mcu的延時時間為dly1，可以通過延時控制信息（dly_ctrl1）對延時時間為dly1進行調(diào)控。一次延時信號clk_mcu_dly1經(jīng)過延時控制單元2（DLY_CTRL_2）后，輸出二次延時信號clk_mcu_dly2，二次延時信號clk_mcu_dly2相對一次延時信號clk_mcu_dly1的延時時間為dly2，可以通過延時控制信息（dly_ctrl2）對延時時間為dly2進行調(diào)控。二次延時信號clk_mcu_dly2經(jīng)過延時控制單元3（DLY_CTRL_3）后，輸出三次延時信號clk_mcu_dly3，三次延時信號clk_mcu_dly3相對二次延時信號clk_mcu_dly2的延時時間為dly3，可以通過延時控制信息（DLY_CTRL_3）對延時時間為dly3進行調(diào)控。如圖 2所示，二次延時信號clk_mcu_dly2經(jīng)過反相器取反后，與MCU內(nèi)核時鐘clk_mcu一起連接到兩輸入與門的輸入端，與門的輸出信號作為讀FLASH存儲器的讀請求脈沖信號（fls_rd）來驅(qū)動FLASH存儲器接口。三次延時信號clk_mcu_dly3經(jīng)過反相器取反后，與MCU內(nèi)核時鐘clk_mcu一起連接到兩輸入與門的輸入端，與門的輸出信號作為FLASH存儲器的選通信號（fls_cs）來驅(qū)動FLASH存儲器接口。通過改變延時控制信息（dly_ctrl1、dly_ctrl2、dly_ctrl3）對FLASH接口控制模塊（FLASH_INTF）中延時單元的輸出延時進行控制，可以使讀請求脈沖信號（fls_rd）滿足脈寬大于最小脈寬時長的要求，同時使其脈寬盡量更小，可以使在讀取FLASH存儲器過程中，F(xiàn)LASH存儲器只在相對較短的時間里處于功耗相對較高的read功耗模式。并且，通過在讀取FLASH存儲器的數(shù)據(jù)成功返回后，將FLASH存儲器的選通信號（fls_cs）關(guān)閉，從而使FLASH存儲器只在相對較短的時間里處于功耗相對較高的static功耗模式，其余時間里，F(xiàn)LASH存儲器都處于功耗相對較低的standby功耗模式，因此可以大大降低MCU芯片的功耗。