本發(fā)明涉及一種接口電路，具體是一種mcu芯片中的低功耗rom接口電路。

背景技術(shù)：

mcu芯片具有很廣泛的應(yīng)用。很多mcu芯片內(nèi)部的程序存儲器都使用到低成本的rom存儲器。市場上對于mcu芯片的應(yīng)用需要多種多樣，針對于那些對于成本非常敏感，同時對mcu芯片功耗要求相對較高的應(yīng)用場合來說，mcu芯片的設(shè)計者通過會在mcu芯片內(nèi)部的rom功耗控制上遇到困難。這是低功耗的應(yīng)用場合，對于mcu芯片來說，訪問內(nèi)部rom存儲器的功耗可能會超過應(yīng)用場合的允許的大小。本發(fā)明提出一種mcu芯片中的低功耗rom接口電路方案，在芯片中的通過rom接口管理模塊對rom存儲器進行低功耗的讀時序控制，能夠節(jié)省rom存儲器的功耗，從而使mcu芯片適用于低功耗應(yīng)用要求。本發(fā)明還可以通過改變mcu芯片中延時控制單元的延時控制信息，使方案能夠適用于不同類型和不同性能的rom的設(shè)計項目，具有適用性廣的、實用性強的優(yōu)點。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種mcu芯片中的低功耗rom接口電路，以解決上述背景技術(shù)中提出的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種mcu芯片中的低功耗rom接口電路，包括mcu內(nèi)核、rom接口控制模塊、rom存儲器、芯片配置控制模塊和時鐘模塊，所述mcu內(nèi)核分別連接rom接口控制模塊和時鐘模塊，rom接口控制模塊還分別連接存儲器、芯片配置控制模塊和時鐘模塊。

作為本發(fā)明的進一步技術(shù)方案：所述rom接口控制模塊包括延時控制單元a、延時控制單元b和延時控制單元c，延時控制單元a的輸入端連接延時控制信號clk_mcu，輸出端連接與門y1的輸入端，延時控制單元b的輸入端連接延時控制信號clk_mcu_d1，輸出端連接非門f1，非門f1的輸出端連接與門y1的另一個輸入端，延時控制單元c的輸入端連接延時控制信號clk_mcu_d2，輸出端連接非門f2，非門f2的輸出端連接與門y2的另一個輸入端，與門y2的另一個輸入端連接延時控制信號clk_mcu。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明提出一種mcu芯片中的低功耗rom接口電路方案，在芯片中的通過rom接口管理模塊對rom存儲器進行低功耗的讀時序控制，能夠節(jié)省rom存儲器的功耗，從而使mcu芯片適用于低功耗應(yīng)用要求。本發(fā)明還可以通過改變mcu芯片中延時控制單元的延時控制信息，使方案能夠適用于不同類型和不同性能的rom的設(shè)計項目，具有適用性廣的、實用性強的優(yōu)點。

附圖說明

圖1是mcu的系統(tǒng)框圖。

圖2是rom接口控制模塊框圖。

圖3是rom的時序模型示意圖。

具體實施方式

下面將對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

參閱圖1-3；本發(fā)明實施例中，一種mcu芯片中的低功耗rom接口電路，包括mcu內(nèi)核、rom接口控制模塊、rom存儲器、芯片配置控制模塊和時鐘模塊，所述mcu內(nèi)核分別連接rom接口控制模塊和時鐘模塊，rom接口控制模塊還分別連接存儲器、芯片配置控制模塊和時鐘模塊。

rom接口控制模塊包括延時控制單元a、延時控制單元b和延時控制單元c，延時控制單元a的輸入端連接延時控制信號clk_mcu，輸出端連接與門y1的輸入端，延時控制單元b的輸入端連接延時控制信號clk_mcu_d1，輸出端連接非門f1，非門f1的輸出端連接與門y1的另一個輸入端，延時控制單元c的輸入端連接延時控制信號clk_mcu_d2，輸出端連接非門f2，非門f2的輸出端連接與門y2的另一個輸入端，與門y2的另一個輸入端連接延時控制信號clk_mcu。

本發(fā)明的工作原理是：mcu芯片內(nèi)部包括時鐘模塊（clock）、rom存儲器、rom接口控制模塊（rom_intf）、芯片配置控制模塊（config）、mcu內(nèi)核（mcu_core）。時鐘模塊（clock）負責產(chǎn)生芯片工作所需要的工作時鐘。當mcu內(nèi)核請求讀取存儲于rom中某一地址對應(yīng)的內(nèi)容時，mcu內(nèi)核（mcu_core）輸出有效的讀rom請求信號（rom_rd），同時輸出對應(yīng)的讀地址信號（rom_adr）。當rom接口控制模塊（rom_intf）檢測到有效的讀rom請求信號（rom_rd）時，將產(chǎn)生rom存儲器所需的低功耗接口時序，從rom中把相應(yīng)地址單元的值讀回，并且將讀回的值（rom_din）輸送到mcu內(nèi)核（mcu_core）。芯片配置控制模塊（config）負責對芯片全局性配置進行控制。在本設(shè)計中，這些全局性配置控制信息包括用于控制芯片中rom接口模塊中的各延時控制單元的延時控制信息（cfg_dly1、cfg_dly2、cfg_dly3）。

rom接口控制模塊（rom_intf）負責管制管理讀rom存儲器所需的接口時序。rom接口控制模塊讀rom的時序模型如圖3所示。rom_cs為rom存儲器的選通信號；rom_rd為rom讀請求脈沖信號；rom_adr為rom讀請求地址信號；rom_dout為rom讀返回數(shù)據(jù)信號。讀rom時，接口時序必須要滿足rom存儲器的選通信號(rom_cs)相對于rom讀請求脈沖信號(rom_rd)的建立時間的要求，同時還要滿足rom存儲器的選通信號(rom_cs)相對于rom讀請求脈沖信號(rom_rd)的保持時間的時序要求。讀rom存儲器操作涉及到rom存儲的三種功耗模式。當rom存儲器的選通信號為低電平狀態(tài)(rom_cs=0)時，rom存儲器處于standby模式。當rom存儲器的選通信號為高有效狀態(tài)(rom_cs=1)且rom讀請求脈沖信號為低電平狀態(tài)（rom_rd=1）時，rom存儲器處于read模式。當rom存儲器的選通信號為高有效狀態(tài)(rom_cs=1)且rom讀請求脈沖信號為低電平狀態(tài)（rom_rd=0）時，rom存儲器處于static模式。不同的ip提供商提供的rom存儲器的在功耗、性能上有差別。rom處于standby模式時，功耗最少。static模式的功耗要比standby模式大，比read模式功耗小。在mcu芯片設(shè)計中，為了有利于芯片中數(shù)字邏輯的設(shè)計，mcu內(nèi)核工作時鐘（clk_mcu）的占空比一般為50%。在一般的mcu芯片的設(shè)計中，當mcu處于運行狀態(tài)時，會將rom存儲器的選通信號一直保持為高有效狀態(tài)，同時使用mcu內(nèi)核工作時鐘（clk_mcu）作為rom讀請求脈沖信號（rom_rd）。在這種設(shè)計方案里，當mcu處于運行狀態(tài)時，rom存儲器交替處于功耗較高的read模式與static模式。

本發(fā)明提出一種mcu芯片的低功耗管理方案，在mcu芯片設(shè)計中，通過mcu芯片內(nèi)部的rom接口管理模塊，可以對rom存儲器進行智能的功耗模式管理。讀取rom存儲器時，在滿足應(yīng)用要求的mcu運算處理速度，并且滿足rom存儲器所要求的接口時序約束的前提下，通過使rom存儲器在盡量短的時間里面處于功耗較高的read模式，在盡量長的時間里面處于功耗較低的standby模式，從而使mcu芯片的總功耗更低，使mcu芯片可以應(yīng)用于對功耗要求更低的應(yīng)用場合。

rom接口控制模塊的設(shè)計原理如圖2所示。rom接口管理模塊根據(jù)芯片配置控制模塊（config）傳輸過來的延時控制單元的延時控制信息（cfg_dly1、cfg_dly2、cfg_dly3）對rom接口控制模塊（rom_intf）中延時單元的輸出延時進行控制。mcu內(nèi)核時鐘clk_mcu經(jīng)過延時控制單元1（delay_c1）后，輸出一次延時信號clk_mcu_dly1，一次延時信號clk_mcu_dly1相對于mcu內(nèi)核時鐘clk_mcu的延時時間為dly1，可以通過延時控制信息（cfg_dly1）對延時時間為dly1進行調(diào)控。一次延時信號clk_mcu_dly1經(jīng)過延時控制單元2（delay_c2）后，輸出二次延時信號clk_mcu_dly2，二次延時信號clk_mcu_dly2相對一次延時信號clk_mcu_dly1的延時時間為dly2，可以通過延時控制信息（cfg_dly2）對延時時間為dly2進行調(diào)控。二次延時信號clk_mcu_dly2經(jīng)過延時控制單元3（delay_c3）后，輸出三次延時信號clk_mcu_dly3，三次延時信號clk_mcu_dly3相對二次延時信號clk_mcu_dly2的延時時間為dly3，可以通過延時控制信息（delay_c3）對延時時間為dly3進行調(diào)控。如圖2所示，二次延時信號clk_mcu_dly2經(jīng)過反相器取反后，與mcu內(nèi)核時鐘clk_mcu一起連接到兩輸入與門的輸入端，與門的輸出信號作為讀rom存儲器的讀請求脈沖信號（rom_rd）來驅(qū)動rom存儲器接口。三次延時信號clk_mcu_dly3經(jīng)過反相器取反后，與mcu內(nèi)核時鐘clk_mcu一起連接到兩輸入與門的輸入端，與門的輸出信號作為rom存儲器的選通信號（rom_cs）來驅(qū)動rom存儲器接口。通過改變延時控制信息（cfg_dly1、cfg_dly2、cfg_dly3）對rom接口控制模塊（rom_intf）中延時單元的輸出延時進行控制，可以使讀請求脈沖信號（rom_rd）滿足脈寬大于最小脈寬時長的要求，同時使其脈寬盡量更小，可以使在讀取rom存儲器過程中，rom存儲器只在相對較短的時間里處于功耗相對較高的read功耗模式。并且，通過在讀取rom存儲器的數(shù)據(jù)成功返回后，將rom存儲器的選通信號（rom_cs）關(guān)閉，從而使rom存儲器只在相對較短的時間里處于功耗相對較高的static功耗模式，其余時間里，rom存儲器都處于功耗相對較低的standby功耗模式，因此可以大大降低mcu的功耗。