本實(shí)用新型涉及海洋觀測(cè)技術(shù)領(lǐng)域的一種自返式釋放器電路，具體涉及一種低功耗自返式釋放器電路。

背景技術(shù)：

為了更深入的調(diào)查海洋環(huán)境，越來(lái)越多的海洋探測(cè)設(shè)備被部署在海面、水體、海底進(jìn)行長(zhǎng)期觀測(cè)，而限制電子設(shè)備長(zhǎng)期運(yùn)轉(zhuǎn)的主要瓶頸就是電能，所以如何高效地運(yùn)用電能顯得越來(lái)越突出，如果電路采用低功耗設(shè)計(jì)，便能延長(zhǎng)海洋設(shè)備的工作時(shí)間；另一方面，以往自返式設(shè)備大多數(shù)是觸底就釋放，不能夠采集更多有效海洋海底的數(shù)據(jù)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種低功耗自返式釋放器電路，主要降低設(shè)備功耗，提供可編程設(shè)置的工作時(shí)間以及自返式釋放器釋放時(shí)間，用于降低自返式釋放器的功耗以及觸底就釋放等問(wèn)題。

本實(shí)用新型是一種低功耗定時(shí)器釋放器電路，包括電源供電電路，低功耗時(shí)鐘定時(shí)喚醒電路，繼電器控制電機(jī)電路，AD采集電路和主控電路。

所述的電源供電電路包括一級(jí)電源轉(zhuǎn)換芯片IC1、二級(jí)電源轉(zhuǎn)換芯片IC2、第三電解電容C3、第五電解電容C5、第四瓷片電容C4、第七瓷片電容C7、第八瓷片電容C8、第六鉭電容C6、第一功率電感L1、第一穩(wěn)壓二極管D1。

第一接口Power1的第1管腳與第三電解電容C3的正極、第四瓷片電容C4的一端、一級(jí)電源轉(zhuǎn)換芯片IC1的第1管腳相連，第一接口Power1的第2管腳與第四瓷片電容C4的另一端、第三電解電容C3的負(fù)極、一級(jí)電源轉(zhuǎn)換芯片IC1的第3管腳、一級(jí)電源轉(zhuǎn)換芯片IC1的第5管腳相連并接地，第一穩(wěn)壓二極管D1的負(fù)極與第一功率電感L1的一端、一級(jí)電源轉(zhuǎn)換芯片IC1的第2管腳相連，第一穩(wěn)壓二極管D1的正極與第五電解電容C5的負(fù)極相連并接地，第一功率電感L1的另一端與第五電解 電容C5的正極、第七瓷片電容C7的一端、一級(jí)電源轉(zhuǎn)換芯片IC1的第4管腳、二級(jí)電源轉(zhuǎn)換芯片IC2的第3管腳相連并作為5V電源輸出端，第七瓷片電容C7的另一端與二級(jí)電源轉(zhuǎn)換芯片IC2的第1管腳相連并接地，第六鉭電容C6的正極與第八瓷片電容C8的一端、二級(jí)電源轉(zhuǎn)換芯片IC2的第2管腳、二級(jí)電源轉(zhuǎn)換芯片IC2的第4管腳相連并作為3.3V電源輸出端，第六鉭電容C6的負(fù)極與第八瓷片電容C8的另一端相連并接地。

低功耗時(shí)鐘定時(shí)喚醒電路包括時(shí)鐘芯片IC3、第三晶振Y3、第二電阻R2、第三電阻R3、第十四瓷片電容C14。第十四瓷片電容C14的一端與第三晶振Y3的一端、時(shí)鐘芯片IC3的第1管腳相連，第三晶振Y3的另一端與時(shí)鐘芯片IC3的第2管腳相連，第十四瓷片電容C14的另一端與時(shí)鐘芯片IC3的第4管腳相連并接地，時(shí)鐘芯片IC3的第3管腳與主控芯片IC5的第23管腳相連，第三電阻R3的一端與時(shí)鐘芯片IC3的第5管腳、主控芯片IC5的第14管腳相連，第三電阻R3的另一端與第二電阻R2的一端相連并接電源供電電路的3.3V電源輸出端，第二電阻R2的另一端與時(shí)鐘芯片IC3的第6管腳、主控芯片IC5的第13管腳相連，時(shí)鐘芯片IC3的第7管腳架空，時(shí)鐘芯片IC3的第8管腳接電源供電電路的3.3V電源輸出端。

繼電器控制電機(jī)電路包括繼電器芯片IC4、第二十電阻R20、第二十一電阻R21、第二十二電阻R22、第二穩(wěn)壓二極管D2、第十五瓷片電容C15和第一三極管Q1；

第二十一電阻R21的一端與第二十二電阻R22的一端、主控芯片IC5的第15管腳相連，第二十二電阻R22的另一端與第十五瓷片電容C15的一端、第一三極管Q1的發(fā)射極相連并接地，第二十一電阻R21的另一端與第十五瓷片電容C15的另一端、第一三極管Q1的基極相連，第二十電阻R20的一端與第一三極管Q1的集電極相連，第二十電阻R20的另一端與第二穩(wěn)壓二極管D2的正極、繼電器芯片IC4的第2管腳，繼電器芯片IC4的第5管腳與第二穩(wěn)壓二極管D2的負(fù)極連接并接電源12V，繼電器芯片IC4的第1管腳架空，第一接口P1的第1管腳與繼電器芯片IC4的第3管腳相連并接電源供電電路的5V電源輸出端，第一 接口P1的第2管腳與繼電器芯片IC4的第4管腳相連，第一接口P1的第3管腳與繼電器芯片IC4的第6管腳相連，第一接口P1的第4管腳直接接地。

AD采集電路包括第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第十八電阻R18和第十九電阻R19。

第六電阻R6的一端與第四電阻R4的一端、第二接口P2的第7管腳相連，第六電阻R6的另一端與第七電阻R7的一端、第八電阻R8的一端、第九電阻R9的一端相連并接地，第四電阻R4的另一端與第七電阻R7的另一端、主控芯片IC5的第59管腳相連，第八電阻R8的另一端與第五電阻R5的一端、第二接口P2的第1管腳相連，第五電阻R5的另一端與第九電阻R9的另一端、主控芯片IC5的第2管腳相連，第十五電阻R15的一端與第十四電阻R14的一端、第二接口P2的第5管腳相連，第十四電阻R14的另一端與第十六電阻R16的一端、主控芯片IC5的第60管腳相連，第十五電阻R15的另一端與第十六電阻R16的另一端、第十八電阻R18的一端、第十九電阻R19的一端相連并接地，第十八電阻R18的另一端與第十七電阻R17的一端、第二接口P2的第3管腳相連，第十七電阻R17的另一端與第十九電阻R19的另一端、主控芯片IC5的第61管腳相連，第二接口P2的第2管腳與第二接口P2的第4管腳、第二接口P2的第6管腳、第二接口P2的第8管腳相連并接地。

主控電路包括主控芯片IC5、第一瓷片電容C1、第二瓷片電容C2、第九瓷片電容C9、第十一瓷片電容C11、第十三瓷片電容C13、第十鉭電容C10、第十二鉭電容C12、第一晶振Y1、第二晶振Y2和第一電阻R1；

第十三瓷片電容C13的一端與第十二鉭電容C12的正極、主控芯片IC5的第1管腳相連并接電源供電電路的3.3V電源輸出端，第十三瓷片電容C13的另一端與第十二鉭電容C12的負(fù)極、主控芯片IC5的第10管腳、主控芯片IC5的第11管腳相連并接地，第二晶振Y2的一端與主控芯片IC5的第9管腳相連，第二晶振Y2的另一端與主控芯片IC5的 第8管腳相連，第十一瓷片電容C11的一端與第十鉭電容C10的正極、主控芯片IC5的第64管腳相連并接電源供電電路的3.3V電源輸出端，第十一瓷片電容C11的另一端與第十鉭電容C10的負(fù)極相連并接地，第九瓷片電容C9的一端與主控芯片IC5的第62管腳、主控芯片IC5的第63管腳相連并接地，第九瓷片電容C9的另一端與第一電阻R1的一端、程序下載接口JLINK的第8管腳、主控芯片IC5的第58管腳相連，程序下載接口JLINK的第6管腳與主控芯片IC5的第57管腳相連，程序下載接口JLINK的第4管腳與主控芯片IC5的第56管腳相連，程序下載接口JLINK的第2管腳與主控芯片IC5的第55管腳相連，程序下載接口JLINK的第1管腳與主控芯片IC5的第54管腳相連，程序下載接口JLINK的第3管腳直接接地，第一電阻R1的另一端與程序下載接口JLINK的第7管腳連接并接電源供電電路的3.3V電源輸出端，程序下載接口JLINK的第5管腳架空，第二瓷片電容C2的一端與第一晶振Y1的一端、主控芯片IC5的第53管腳相連，第一瓷片電容C1的一端與第二瓷片電容C2的另一端相連并接地，第一瓷片電容C1的另一端與第一晶振Y1的另一端、主控芯片IC5的第52管腳相連，主控芯片IC5的第44管腳、主控芯片IC5的第45管腳、主控芯片IC5的第46管腳和主控芯片IC5的第47管腳用于SD卡的數(shù)據(jù)存儲(chǔ)，主控芯片IC5的第32管腳和主控芯片IC5的第33管腳用于串口通信，主控芯片IC5的第7管腳接電源供電電路的3.3V電源輸出端，主控芯片IC5的第3管腳、主控芯片IC5的第4管腳、主控芯片IC5的第5管腳、主控芯片IC5的第6管腳、主控芯片IC5的第12管腳、主控芯片IC5的第16管腳、主控芯片IC5的第17管腳、主控芯片IC5的第18管腳、主控芯片IC5的第19管腳、主控芯片IC5的第20管腳、主控芯片IC5的第21管腳、主控芯片IC5的第22管腳、主控芯片IC5的第24管腳、主控芯片IC5的第25管腳、主控芯片IC5的第26管腳、主控芯片IC5的第27管腳、主控芯片IC5的第28管腳、主控芯片IC5的第29管腳、主控芯片IC5的第30管腳、主控芯片IC5的第31管腳、主控芯片IC5的第34管腳、主控芯片IC5的第35管腳、主控芯片IC5的第36管腳、主控芯片IC5的第37管腳、主控芯片IC5的第38管腳、主控芯片IC5的第39管腳、主控芯 片IC5的第40管腳、主控芯片IC5的第41管腳、主控芯片IC5的第42管腳、主控芯片IC5的第43管腳、主控芯片IC5的第48管腳、主控芯片IC5的第49管腳、主控芯片IC5的第50管腳和主控芯片IC5的第51管腳架空。

本實(shí)用新型中的電源轉(zhuǎn)換芯片IC1、IC2，時(shí)鐘芯片IC3，繼電器芯片IC4主控芯片IC5，均采用成熟產(chǎn)品。一級(jí)電源轉(zhuǎn)換芯片IC1采用LM2576，二級(jí)電源轉(zhuǎn)換芯片IC2采用AMS1117-3.3V，時(shí)鐘芯片IC3采用PHILIPS公司的PCF8563，繼電器芯片IC4采用HKE/匯港公司的HRA-S-DC5V,主控芯片IC5采用TI公司的MSP430F149。

本實(shí)用新型運(yùn)用低功耗時(shí)鐘芯片，當(dāng)自返式釋放器下放到海底時(shí)，整個(gè)主控系統(tǒng)處于休眠狀態(tài)，只有低功耗時(shí)鐘芯片處于定時(shí)狀態(tài)，當(dāng)定時(shí)到一定時(shí)間后，低功耗時(shí)鐘芯片喚醒整個(gè)主控系統(tǒng)，整個(gè)主控系統(tǒng)從休眠轉(zhuǎn)到工作狀態(tài)，工作一定時(shí)間又進(jìn)入休眠狀態(tài)，如此循環(huán)，當(dāng)?shù)竭_(dá)設(shè)置釋放返回的時(shí)間，自返式釋放器釋放回到海面。故整個(gè)過(guò)程大大降低設(shè)備的功耗，為設(shè)備在海底能夠采集更多有效的數(shù)據(jù)。

附圖說(shuō)明

圖1為本實(shí)用新型的整體電路示意圖；

圖2為電源供電電路示意圖；

圖3為低功耗時(shí)鐘定時(shí)喚醒電路示意圖；

圖4為繼電器控制電機(jī)電路示意圖；

圖5為AD采集電路示意圖；

圖6為主控電路示意圖。

具體實(shí)施方式

如圖1所示，包括主控電路1、AD采集電路2、低功耗時(shí)鐘定時(shí)喚醒電路3、電源供電電路4和繼電器控制電機(jī)電路5。

如圖2所示：所述的電源供電電路包括一級(jí)電源轉(zhuǎn)換芯片IC1、二級(jí)電源轉(zhuǎn)換芯片IC2、第三電解電容C3、第五電解電容C5、第四瓷片電容C4、第七瓷片電容C7、第八瓷片電容C8、第六鉭電容C6、第一功率電感L1、第一穩(wěn)壓二極管D1。

第一接口Power1的第1管腳與第三電解電容C3的正極、第四瓷片 電容C4的一端、一級(jí)電源轉(zhuǎn)換芯片IC1的第1管腳相連，第一接口Power1的第2管腳與第四瓷片電容C4的另一端、第三電解電容C3的負(fù)極、一級(jí)電源轉(zhuǎn)換芯片IC1的第3管腳、一級(jí)電源轉(zhuǎn)換芯片IC1的第5管腳相連并接地，第一穩(wěn)壓二極管D1的負(fù)極與第一功率電感L1的一端、一級(jí)電源轉(zhuǎn)換芯片IC1的第2管腳相連，第一穩(wěn)壓二極管D1的正極與第五電解電容C5的負(fù)極相連并接地，第一功率電感L1的另一端與第五電解電容C5的正極、第七瓷片電容C7的一端、一級(jí)電源轉(zhuǎn)換芯片IC1的第4管腳、二級(jí)電源轉(zhuǎn)換芯片IC2的第3管腳相連并作為5V電源輸出端，第七瓷片電容C7的另一端與二級(jí)電源轉(zhuǎn)換芯片IC2的第1管腳相連并接地，第六鉭電容C6的正極與第八瓷片電容C8的一端、二級(jí)電源轉(zhuǎn)換芯片IC2的第2管腳、二級(jí)電源轉(zhuǎn)換芯片IC2的第4管腳相連并作為3.3V電源輸出端，第六鉭電容C6的負(fù)極與第八瓷片電容C8的另一端相連并接地。

如圖3所示，低功耗時(shí)鐘定時(shí)喚醒電路包括時(shí)鐘芯片IC3、第三晶振Y3、第二電阻R2、第三電阻R3、第十四瓷片電容C14。第十四瓷片電容C14的一端與第三晶振Y3的一端、時(shí)鐘芯片IC3的第1管腳相連，第三晶振Y3的另一端與時(shí)鐘芯片IC3的第2管腳相連，第十四瓷片電容C14的另一端與時(shí)鐘芯片IC3的第4管腳相連并接地，時(shí)鐘芯片IC3的第3管腳與主控芯片IC5的第23管腳相連，第三電阻R3的一端與時(shí)鐘芯片IC3的第5管腳、主控芯片IC5的第14管腳相連，第三電阻R3的另一端與第二電阻R2的一端相連并接電源供電電路的3.3V電源輸出端，第二電阻R2的另一端與時(shí)鐘芯片IC3的第6管腳、主控芯片IC5的第13管腳相連，時(shí)鐘芯片IC3的第7管腳架空，時(shí)鐘芯片IC3的第8管腳接電源供電電路的3.3V電源輸出端。

如圖4所示，繼電器控制電機(jī)電路包括繼電器芯片IC4、第二十電阻R20、第二十一電阻R21、第二十二電阻R22、第二穩(wěn)壓二極管D2、第十五瓷片電容C15和第一三極管Q1；

第二十一電阻R21的一端與第二十二電阻R22的一端、主控芯片IC5的第15管腳相連，第二十二電阻R22的另一端與第十五瓷片電容C15的一端、第一三極管Q1的發(fā)射極相連并接地，第二十一電阻R21的另 一端與第十五瓷片電容C15的另一端、第一三極管Q1的基極相連，第二十電阻R20的一端與第一三極管Q1的集電極相連，第二十電阻R20的另一端與第二穩(wěn)壓二極管D2的正極、繼電器芯片IC4的第2管腳，繼電器芯片IC4的第5管腳與第二穩(wěn)壓二極管D2的負(fù)極連接并接電源12V，繼電器芯片IC4的第1管腳架空，第一接口P1的第1管腳與繼電器芯片IC4的第3管腳相連并接電源供電電路的5V電源輸出端，第一接口P1的第2管腳與繼電器芯片IC4的第4管腳相連，第一接口P1的第3管腳與繼電器芯片IC4的第6管腳相連，第一接口P1的第4管腳直接接地。

如圖5所示，AD采集電路包括第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第十八電阻R18和第十九電阻R19。

第六電阻R6的一端與第四電阻R4的一端、第二接口P2的第7管腳相連，第六電阻R6的另一端與第七電阻R7的一端、第八電阻R8的一端、第九電阻R9的一端相連并接地，第四電阻R4的另一端與第七電阻R7的另一端、主控芯片IC5的第59管腳相連，第八電阻R8的另一端與第五電阻R5的一端、第二接口P2的第1管腳相連，第五電阻R5的另一端與第九電阻R9的另一端、主控芯片IC5的第2管腳相連，第十五電阻R15的一端與第十四電阻R14的一端、第二接口P2的第5管腳相連，第十四電阻R14的另一端與第十六電阻R16的一端、主控芯片IC5的第60管腳相連，第十五電阻R15的另一端與第十六電阻R16的另一端、第十八電阻R18的一端、第十九電阻R19的一端相連并接地，第十八電阻R18的另一端與第十七電阻R17的一端、第二接口P2的第3管腳相連，第十七電阻R17的另一端與第十九電阻R19的另一端、主控芯片IC5的第61管腳相連，第二接口P2的第2管腳與第二接口P2的第4管腳、第二接口P2的第6管腳、第二接口P2的第8管腳相連并接地。

如圖6所示，主控電路包括主控芯片IC5、第一瓷片電容C1、第二瓷片電容C2、第九瓷片電容C9、第十一瓷片電容C11、第十三瓷片電容 C13、第十鉭電容C10、第十二鉭電容C12、第一晶振Y1、第二晶振Y2和第一電阻R1；

第十三瓷片電容C13的一端與第十二鉭電容C12的正極、主控芯片IC5的第1管腳相連并接電源供電電路的3.3V電源輸出端，第十三瓷片電容C13的另一端與第十二鉭電容C12的負(fù)極、主控芯片IC5的第10管腳、主控芯片IC5的第11管腳相連并接地，第二晶振Y2的一端與主控芯片IC5的第9管腳相連，第二晶振Y2的另一端與主控芯片IC5的第8管腳相連，第十一瓷片電容C11的一端與第十鉭電容C10的正極、主控芯片IC5的第64管腳相連并接電源供電電路的3.3V電源輸出端，第十一瓷片電容C11的另一端與第十鉭電容C10的負(fù)極相連并接地，第九瓷片電容C9的一端與主控芯片IC5的第62管腳、主控芯片IC5的第63管腳相連并接地，第九瓷片電容C9的另一端與第一電阻R1的一端、程序下載接口JLINK的第8管腳、主控芯片IC5的第58管腳相連，程序下載接口JLINK的第6管腳與主控芯片IC5的第57管腳相連，程序下載接口JLINK的第4管腳與主控芯片IC5的第56管腳相連，程序下載接口JLINK的第2管腳與主控芯片IC5的第55管腳相連，程序下載接口JLINK的第1管腳與主控芯片IC5的第54管腳相連，程序下載接口JLINK的第3管腳直接接地，第一電阻R1的另一端與程序下載接口JLINK的第7管腳連接并接電源供電電路的3.3V電源輸出端，程序下載接口JLINK的第5管腳架空，第二瓷片電容C2的一端與第一晶振Y1的一端、主控芯片IC5的第53管腳相連，第一瓷片電容C1的一端與第二瓷片電容C2的另一端相連并接地，第一瓷片電容C1的另一端與第一晶振Y1的另一端、主控芯片IC5的第52管腳相連，主控芯片IC5的第44管腳、主控芯片IC5的第45管腳、主控芯片IC5的第46管腳和主控芯片IC5的第47管腳用于SD卡的數(shù)據(jù)存儲(chǔ)，主控芯片IC5的第32管腳和主控芯片IC5的第33管腳用于串口通信，主控芯片IC5的第7管腳接電源供電電路的3.3V電源輸出端，主控芯片IC5的第3管腳、主控芯片IC5的第4管腳、主控芯片IC5的第5管腳、主控芯片IC5的第6管腳、主控芯片IC5的第12管腳、主控芯片IC5的第16管腳、主控芯片IC5的第17管腳、主控芯片IC5的第18管腳、主控芯片IC5的第19 管腳、主控芯片IC5的第20管腳、主控芯片IC5的第21管腳、主控芯片IC5的第22管腳、主控芯片IC5的第24管腳、主控芯片IC5的第25管腳、主控芯片IC5的第26管腳、主控芯片IC5的第27管腳、主控芯片IC5的第28管腳、主控芯片IC5的第29管腳、主控芯片IC5的第30管腳、主控芯片IC5的第31管腳、主控芯片IC5的第34管腳、主控芯片IC5的第35管腳、主控芯片IC5的第36管腳、主控芯片IC5的第37管腳、主控芯片IC5的第38管腳、主控芯片IC5的第39管腳、主控芯片IC5的第40管腳、主控芯片IC5的第41管腳、主控芯片IC5的第42管腳、主控芯片IC5的第43管腳、主控芯片IC5的第48管腳、主控芯片IC5的第49管腳、主控芯片IC5的第50管腳和主控芯片IC5的第51管腳架空。

工作過(guò)程：在Power1接口輸入+12V的電源，一級(jí)電源轉(zhuǎn)換芯片IC1將+12V電壓轉(zhuǎn)成+5V，二級(jí)電源轉(zhuǎn)換芯片IC2再將+5V電壓轉(zhuǎn)換為+3.3V，供給主控芯片IC5，上電之后，主控芯片IC6開(kāi)始初始化之后，初始化完成后，當(dāng)自返式釋放器在進(jìn)入海洋這段時(shí)間，主控系統(tǒng)進(jìn)入休眠狀態(tài)，此時(shí)低功耗時(shí)鐘芯片IC3進(jìn)行定時(shí)工作，當(dāng)?shù)凸臅r(shí)鐘芯片IC3定時(shí)到我們預(yù)先設(shè)置的時(shí)間后，主控芯片IC5從休眠狀態(tài)切換到工作狀態(tài)，控制繼電器芯片IC4驅(qū)動(dòng)電機(jī)工作，AD采集系統(tǒng)進(jìn)行傳感器數(shù)據(jù)的采集，當(dāng)工作時(shí)間達(dá)到一定時(shí)間后，主控系統(tǒng)進(jìn)入休眠狀態(tài)以此同時(shí)低功耗時(shí)鐘芯片IC3進(jìn)行定時(shí)工作，整個(gè)系統(tǒng)處于如上的循環(huán)操作，大大降低功耗，延長(zhǎng)設(shè)備工作時(shí)間。當(dāng)?shù)竭_(dá)我們事先設(shè)置釋放時(shí)間后或者AD采集系統(tǒng)進(jìn)行傳感器數(shù)據(jù)的采集的數(shù)據(jù)超過(guò)設(shè)定值，即繼電器芯片IC4驅(qū)動(dòng)電機(jī)脫鉤釋放，此時(shí)自返式釋放器慢慢從海底上浮到海面，即整個(gè)過(guò)程就結(jié)束了。