本實(shí)用新型屬于電子電路設(shè)計(jì)領(lǐng)域，涉及一種通信機(jī)制的處理電路。

背景技術(shù)：

通用的通信機(jī)制一般遵循某種總線標(biāo)準(zhǔn)協(xié)議，協(xié)議對(duì)通信方式、傳輸速率、數(shù)據(jù)格式、命令定義、端口阻抗等特性進(jìn)行詳細(xì)明確的規(guī)定，一般至少為輸入、輸出和時(shí)鐘三個(gè)端口，在使用時(shí)限制約束較多，設(shè)計(jì)也相對(duì)比較復(fù)雜，靈活性較差。在一些通信數(shù)據(jù)量不多，要求靈活可配置的地方使用總線協(xié)議通信方式受到了很多限制，難以滿足要求。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是提供一種簡(jiǎn)單的自適應(yīng)波特率的通信處理電路，只需要一個(gè)端口即可實(shí)現(xiàn)輸入輸出，并且在允許的通信速率范圍內(nèi)可以實(shí)現(xiàn)波特率自適應(yīng)，解決在很多對(duì)端口受限的應(yīng)用場(chǎng)合連接線過(guò)多引起的諸多問(wèn)題和復(fù)雜性。

本實(shí)用新型的解決方案如下：

一種基于自適應(yīng)波特率的單端口通信處理電路，采用一個(gè)分時(shí)復(fù)用的端口DIO，自端口DIO起依次連接有輸入緩沖器A、波特率計(jì)算單元、譯碼處理單元、以及內(nèi)部處理邏輯單元，在內(nèi)部處理邏輯單元后分出一路通過(guò)輸出可控門B接回所述端口DIO；

所述的輸入緩沖器A接收來(lái)自端口DIO的數(shù)據(jù)，波特率計(jì)算單元記錄數(shù)據(jù) 的周期數(shù)計(jì)算得出數(shù)據(jù)的波特率，譯碼處理單元基于數(shù)據(jù)的波特率對(duì)數(shù)據(jù)進(jìn)行譯碼分析，內(nèi)部處理邏輯單元根據(jù)譯碼結(jié)果執(zhí)行相應(yīng)的命令：若為讀命令，則使能輸出可控門B，數(shù)據(jù)通過(guò)輸出可控門B從端口DIO輸出；若為其他命令，則輸出可控門B被配置為高阻態(tài)。

上述波特率計(jì)算單元的輸出分為兩路，一路接所述譯碼處理單元，另一路接波特率寄存器。

上述譯碼處理單元的輸出分為兩路，一路接所述內(nèi)部處理邏輯單元，另一路接數(shù)據(jù)寄存器。

上述波特率計(jì)算單元內(nèi)部的時(shí)鐘信號(hào)頻率大于數(shù)據(jù)速率2倍以上。

本實(shí)用新型具有以下技術(shù)效果：

1.本實(shí)用新型通過(guò)一個(gè)輸入輸出端口分時(shí)復(fù)用的方式進(jìn)行數(shù)據(jù)通信，解決在很多對(duì)端口受限的應(yīng)用場(chǎng)合，連接線過(guò)多引起的諸多問(wèn)題和復(fù)雜性。

2.通信接口只需要一個(gè)端口可實(shí)現(xiàn)輸入輸出，并且在允許的通信速率范圍內(nèi)可以實(shí)現(xiàn)波特率自適應(yīng)，在規(guī)定的通信范圍內(nèi)計(jì)算當(dāng)前數(shù)據(jù)的周期并進(jìn)行記錄，適應(yīng)的范圍廣，使用方便簡(jiǎn)潔。

附圖說(shuō)明

圖1是本實(shí)用新型的電路示意圖；

其中：該通信電路包括A輸入緩沖器、B輸出可控門、波特率計(jì)算單元、波特率寄存器、譯碼處理單元、數(shù)據(jù)寄存器以及內(nèi)部處理邏輯。

具體實(shí)施方式

本實(shí)用新型的單端口通信處理電路主要包括自端口DIO起依次連接的輸入緩沖器A、波特率計(jì)算單元、譯碼處理單元、以及內(nèi)部處理邏輯單元，在內(nèi)部 處理邏輯單元后分出一路通過(guò)輸出可控門B接回端口DIO。根據(jù)接收的命令判斷是否需要輸出數(shù)據(jù)，從而在一個(gè)端口上實(shí)現(xiàn)了分時(shí)復(fù)用輸入輸出的機(jī)制。數(shù)據(jù)中的起始位可判斷并計(jì)算得周期數(shù)，并記錄該數(shù)據(jù)的波特率，進(jìn)行記錄并在后續(xù)的數(shù)據(jù)譯碼中使用該波特率。

下面結(jié)合附圖和具體實(shí)施例，詳述本實(shí)用新型。

步驟1根據(jù)緩沖器A接收的數(shù)據(jù)計(jì)算波特率。

具體為，首先緩沖器A接收數(shù)據(jù)，內(nèi)部波特率計(jì)算單元利用內(nèi)部的時(shí)鐘信號(hào)(大于數(shù)據(jù)速率2倍以上)對(duì)接收到的數(shù)據(jù)進(jìn)行過(guò)采樣，記錄輸入數(shù)據(jù)的高電平數(shù)和低電平數(shù)。當(dāng)高電平數(shù)和低電平數(shù)據(jù)一致時(shí)，記錄該數(shù)與當(dāng)前時(shí)鐘時(shí)鐘頻率，判斷數(shù)據(jù)的周期數(shù)；當(dāng)高電平數(shù)和低電平數(shù)據(jù)不一致時(shí)，取平均值并與當(dāng)前的時(shí)鐘頻率，得出數(shù)據(jù)的周期數(shù)，并將其記錄在波特率寄存器中。

步驟2譯碼處理單元對(duì)數(shù)據(jù)進(jìn)行譯碼分析。

具體為，譯碼處理單元對(duì)數(shù)據(jù)的起始位和終止位識(shí)別后，僅對(duì)實(shí)際的數(shù)據(jù)進(jìn)行譯碼分析，將數(shù)據(jù)存入數(shù)據(jù)寄存器，并輸入到內(nèi)部邏輯處理單元。

步驟3內(nèi)部處理邏輯根據(jù)當(dāng)前命令執(zhí)行相應(yīng)的操作，并控制輸出可控門B的輸出使能端DIO_EN。

具體為，內(nèi)部處理邏輯接收譯碼處理單元的數(shù)據(jù)，并對(duì)當(dāng)前的數(shù)據(jù)進(jìn)行判斷，譯碼后根據(jù)數(shù)據(jù)確定當(dāng)前的操作，若為讀操作，將DIO_EN設(shè)置為高電平，則輸出可控門打開，需要輸出的數(shù)據(jù)從DIO_OUT(接至后級(jí)操作單元)通過(guò)輸出可控門B發(fā)送出去；若為其他操作，進(jìn)入相應(yīng)的內(nèi)部操作，DIO_EN設(shè)置為低電平，輸出可控門禁止。輸出可控門B輸出在DIO_EN為低電平時(shí)必須為高阻態(tài)，不能對(duì)輸入信號(hào)產(chǎn)生影響，并且具有足夠的驅(qū)動(dòng)能力。