1.一種在FPGA上實現(xiàn)的CUDA內(nèi)核的方法，其特征在于，所述的方法依次包括如下步驟：
1）安裝有Vivado HLS工具的計算機通過仿真器與FPGA相連；
仿真器一端接計算機USB端口，另一端接FPGA JTAG端口；
2）運行Vivado HLS工具并新建工程；
3）將CUDA內(nèi)核的C/C++并行算法導(dǎo)入至Vivado HLS；
4）調(diào)試仿真并通過交叉編譯和邏輯綜合；
5）生成FPGA RTL文件；
6）頂層Verilog/VHDL設(shè)計、編譯生成FPGA可執(zhí)行文件。
2.根據(jù)權(quán)利要求1所述的一種在FPGA上實現(xiàn)的CUDA內(nèi)核的方法，其特征在于，步驟3），依次包括以下內(nèi)容：
1）CUDA內(nèi)核的并行算法為C語言或者C++語言，提取安裝有CUDA軟件開發(fā)環(huán)境的對應(yīng)并行算法；
2）在Vivado HLS工具中導(dǎo)入該并行算法：C/C++工程文件(.cpp)以及庫文件(.h)。
3.根據(jù)權(quán)利要求1所述的一種在FPGA上實現(xiàn)的CUDA內(nèi)核的方法，其特征在于，步驟4）依次包括以下內(nèi)容：
1）根據(jù)實際算法需求，調(diào)試導(dǎo)入的C/C++工程中對應(yīng)函數(shù)；
2）在Vivado HLS環(huán)境中編譯以及綜合該算法。