本發(fā)明的實施例尤其涉及經(jīng)由不同的處理單元對數(shù)據(jù)的有效訪問，其中處理單元中的每個可以由非同步的時鐘驅(qū)動。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例經(jīng)由使用第二時鐘的第二域全部訪問使用第一時鐘的第一域的數(shù)據(jù)。第二時鐘可以尤其以與第一時鐘相比較更高的頻率來操作。

第一實施例涉及一種用于經(jīng)由第二時鐘訪問由第一時鐘驅(qū)動的第一域的數(shù)據(jù)的方法。對數(shù)據(jù)的訪問以在第一時鐘與第二時鐘之間的定義的相位關(guān)系來發(fā)生。

第二實施例涉及一種訪問數(shù)據(jù)的設(shè)備。第一域包括第一時鐘和用于存儲數(shù)據(jù)的至少一個存儲器，并且第二域包括第二時鐘和第二處理單元。第一時鐘和第二時鐘被設(shè)定為用于訪問數(shù)據(jù)的定義的相位關(guān)系。

第三實施例涉及一種用于經(jīng)由第二時鐘訪問由第一時鐘驅(qū)動的第一域的數(shù)據(jù)的設(shè)備。第一域包括第一時鐘和用于存儲數(shù)據(jù)的至少一個存儲器，并且第二域包括第二時鐘和第二處理單元。還提供了用于將第一時鐘和第二時鐘設(shè)定為用于訪問數(shù)據(jù)的定義的相位關(guān)系的單元。

第四實施例涉及一種可直接加載到數(shù)字處理設(shè)備的存儲器中的計算機程序產(chǎn)品。計算機程序產(chǎn)品包括用于執(zhí)行本文中描述的方法的步驟的軟件代碼部分。

附圖說明

參考附圖示出并說明了實施例。附圖用于圖示基本原理，使得僅僅圖示了用于理解基本原理必要的方面。附圖不是按比例繪制的。在附圖中，相同的附圖標記表示類似的特征。

圖1示出了包括提供總計例如100kHz的時鐘信號的待用振蕩器和提供總計例如66MHz的時鐘信號的主振蕩器的示意性框圖，其中第一域的數(shù)據(jù)能由待用振蕩器和主振蕩器訪問；以及

圖2示出了用于經(jīng)由兩個振蕩器對第一域的數(shù)據(jù)的有效訪問的備選實施例的示意圖。

具體實施方式

在許多控制系統(tǒng)中，在當控制系統(tǒng)的活動較低時的時間期間，存在保存能量的需要。因此，系統(tǒng)體系結(jié)構(gòu)被拆分成兩個域。第二域被用于以正常模式操作控制系統(tǒng)，在正常模式中所需要的功能、模塊和計算性能以高時鐘頻率操作；這還被稱為“快域”或“核心域”。第一域(還被稱為“慢域”或“待用域”)可以提供功能的精簡的集合并且可以因此以與第二域的頻率相比較低的頻率來進行時鐘控制。

第一(“慢”)域可以包含以該第一域的較低頻率操作的功能單元(例如，計時器、通信接口、等等)。然而，這些功能單元可以致力于當?shù)诙?“快”)域例如出于省電原因而被關(guān)閉時繼續(xù)操作。功能單元要求來自第二域的處理單元的配置和控制數(shù)據(jù)并且可以將狀態(tài)信息遞送到該處理單元。

另外，如果第二域被配置為被關(guān)閉(例如，掉電)，則第一域可以包括用于存儲必須“存活”第二域的掉電時間段的信息的存儲器。

來自以第二域的時鐘操作的處理單元的數(shù)據(jù)訪問(讀或?qū)?可以因此必須被移交到位于第一域中的以第一域的時鐘的較慢速度操作的功能單元或存儲器。

在許多體系結(jié)構(gòu)中，快域可以進入省電狀態(tài)，其中其根本不進行時鐘控制或甚至其中其功率供應(yīng)被減少或關(guān)閉。另一方面，慢(低功率)域(待用域)可以在快域(核心域)處于這種省電狀態(tài)時可操作(供應(yīng)和時鐘控制)。因此，待用域可以具有獨立于(快)核心域的時鐘發(fā)生器的時鐘發(fā)生器。

在許多應(yīng)用中，待用域的時鐘發(fā)生器可以以從例如32kHz到200kHz的范圍的頻率操作，然而核心域時鐘可以在例如高于20MHz的MHz范圍中操作。

在正常操作期間，即當兩個域運行時，可以存在用于由位于核心域內(nèi)的處理設(shè)備(例如，中央處理單元CPU)訪問待用域的寄存器或信號的需要。在各自操作的每個域內(nèi)，提供對涉及不同的(異步)時鐘域的寄存器或信號的訪問可能要求同步。這種同步可以由同步器單元來實現(xiàn)，同步器單元可以包括利用接收域的時鐘信號來進行時鐘控制的串聯(lián)的兩個D觸發(fā)器。

在將來自核心域的值寫入到待用域的寄存器或?qū)碜院诵牡男盘栆平坏酱糜虻那闆r下，同步時間，即直到在接收域中可見經(jīng)同步的信號的時間，可以相當長(基于待用域的較低的時鐘速率)。該時間定義接收域的反應(yīng)時間并且還定義了對其的訪問速率。換言之，核心域不能夠使用其完全速度來訪問較慢的待用域并且必須等待直到較慢的域已經(jīng)消化了先前的訪問。另外，取決于在各域之間傳遞的信號量，同步器單元的大小及其電流消耗可以變得顯著。

在核心域隨時間被關(guān)閉以減少功率消耗的情況下，待用域的對來自核心域的寫操作的反應(yīng)時間可以變成限制因素，因為慢域要求快域保持活動顯著不必要長的時間，其增大總體功率消耗。

根據(jù)示例性解決方案，在慢域與快域之間的數(shù)據(jù)路徑中的許多同步器單元可以通過避免從可以與慢域的時鐘邊沿沖突的快域?qū)β蛑械男畔⒌娜魏卧L問來省略。換言之，快域可以在快域不與由慢域使用的時鐘邊沿產(chǎn)生干擾的情況下訪問慢域的信息。

因此，對信息的訪問(來自快域的讀/寫或在各域之間的數(shù)據(jù)信號交換)可以僅僅在其可能與慢域的時鐘邊沿沖突時有危險。

現(xiàn)在在同步域的背景下描述示例性實施例。

根據(jù)示例性實施例，慢域不是與快域異步地來進行時鐘控制(clocked)的。因此，慢域是以與快域的時鐘信號同步的但是以不同時鐘頻率運行的時鐘信號來進行時鐘控制的。

如果慢域是利用與快域的時鐘信號同步的時鐘信號來進行時鐘控制的，則不需要同步器單元，因為不可能發(fā)生沖突。

“原始”慢時鐘信號可以因此不被用于實際上對時鐘域進行時鐘控制，但是其可以指示何時將對時鐘域進行時鐘控制。因此，慢時鐘信號可以與快時鐘進行同步并且快時鐘的一個時鐘周期可以被分配給慢時鐘域。這可以通過剪掉快時鐘的一個時鐘脈沖并使用這個作為針對慢時鐘域的時鐘脈沖來發(fā)生。這可以導(dǎo)致兩個時鐘域被同步，但是以不同的時鐘頻率運行。

在慢時鐘域必須在特定模式中由原始慢時鐘信號時鐘控制的情況下，例如在快時鐘域被關(guān)閉的情況下，時鐘多路復(fù)用器可以被用于在慢域的“原始”異步時鐘與從快域“剪掉”的同步時鐘之間進行選擇。時鐘多路復(fù)用器可以取決于快域的操作模式來配置。

圖1示出了包括待用振蕩器101和主振蕩器102的示意性框圖,待用振蕩器101提供總計例如100kHz的時鐘信號以及主振蕩器102提供總計例如66MHz的時鐘信號。提供功率模式控制單元103以取決于設(shè)備的模式(例如，待用模式、完全功率模式、等等)來控制待用振蕩器101和/或主振蕩器102。

待用振蕩器101提供在其輸出端處的時鐘信號CLK_1，并且主振蕩器102提供在其輸出端處的時鐘信號CLK_2。

提供同步器單元104，其可以包括串聯(lián)布置的兩個D觸發(fā)器。同步器單元104具有輸入端口D和輸出端口Q以及時鐘端口CLK_sc。時鐘信號CLK_1被傳達到輸入端口D，時鐘信號CLK_2被傳達到時鐘端口CLK_sc。

多路復(fù)用器106具有兩個輸入端IN0和IN1、輸出端OUT和配置輸入端CFG。配置輸入端CFG可以被連接到控制單元(例如，功率模式控制單元103或不同的控制單元)?？刂茊卧ㄟ^將信號“0”應(yīng)用到配置輸入端CFG來將輸入端IN0連接到輸出端OUT。控制單元通過將信號“1”應(yīng)用到配置輸入端CFG來將輸入端IN1連接到輸出端OUT。同步器單元104的輸出端口Q被連接到輸入端IN1，時鐘信號CLK_1被連接到輸入端IN0。

在多路復(fù)用器106的輸出端OUT處，提供以下信號：

如果配置輸入端CFG為0，則待用域與核心域是異步的，并且核心域可以被關(guān)閉。

如果配置輸入端CFG為1，則待用域與核心域是同步的，待用振蕩器的時鐘頻率被用于訪問數(shù)據(jù)。

在該示例中，待用域被配置為運行慢時鐘頻率。

因此，通過選擇多路復(fù)用器106的輸入端IN1，同步器單元104的輸出端Q被用于訪問待用域107，其中待用振蕩器輸出端與主振蕩器時鐘同步。另外，主振蕩器102的時鐘信號CLK_2還可以用于訪問待用域(以及核心域108)，因為主振蕩器102的時鐘經(jīng)由同步器單元104與待用振蕩器101時鐘同步。

如果主振蕩器被關(guān)閉，則多路復(fù)用器106的輸入端IN0可以被選擇以經(jīng)由待用振蕩器101訪問待用域107。

現(xiàn)在在異步域的背景下描述另一示例性實施例。

根據(jù)另一示例，快域可以在慢域不能夠“看見”快域的時鐘脈沖時訪問異步時鐘控制的慢域的信息。在這種情況下，不存在數(shù)據(jù)損壞的風(fēng)險。

如果例如慢時鐘域易受其時鐘的上升沿影響，則快域可以在慢域的時鐘處于高電平(邏輯“1”)時訪問慢時鐘域中的數(shù)據(jù)。僅僅當慢時鐘域的時鐘處于低電平(邏輯“0”)時，上升沿可以在“最近的將來(near future)”出現(xiàn)并且可以因此與快時鐘域的脈沖產(chǎn)生干擾。

圖2示出了待用振蕩器101和主振蕩器102的示意性框圖。待用振蕩器101包括提供總計例如100kHz的時鐘信號以及主振蕩器102提供總計例如66MHz的時鐘信號。提供功率模式控制單元103以取決于設(shè)備的模式(例如，待用模式、完全功率模式、等等)來控制待用振蕩器101和/或主振蕩器102。此外，示出了時鐘門201、同步器單元202、上升沿檢測器203、邏輯元件204、寄存器205和多路復(fù)用器206。

待用振蕩器101提供在其輸出端處的時鐘信號CLK_1，并且主振蕩器102提供在其輸出端處的時鐘信號CLK_2。

時鐘門201具有時鐘輸入端口IN，時鐘信號CLK_2被連接到時鐘輸入端口IN。此外，時鐘門201具有使能端口EN和輸出端口OUT。在其輸入端IN處的時鐘脈沖僅僅在使能端口EN被設(shè)置為“1”時被轉(zhuǎn)發(fā)到輸出端OUT；在使能端口EN被設(shè)置為“0”時，時鐘門201的輸出端OUT停留在空閑電平處，例如“0”。

待用振蕩器101和主振蕩器102被連接到同步器單元202。

同步器單元202可以包括串聯(lián)布置的兩個D觸發(fā)器。同步器單元202具有輸入端口D和輸出端口Q以及時鐘端口CLK_sc。時鐘信號CLK_1被傳達到輸入端口D，時鐘信號CLK_2被傳達到時鐘端口CLK_sc。同步器單元202的輸出端Q被饋送到上升沿檢測器203，并且上升沿檢測器的輸出端被連接到時鐘門201的使能端口EN。

時鐘門201在其由上升沿檢測器203饋送的使能端口EN為“1”時將時鐘脈沖CLK_2從主振蕩器102傳遞到多路復(fù)用器206。這可以在由上升沿檢測器203在待用振蕩器101的信號中檢測到上升沿的情況下發(fā)生。

多路復(fù)用器206具有兩個輸入端IN0和IN1、輸出端OUT_m和配置輸入端CFG。配置輸入端CFG可以被連接到控制單元(例如，功率模式控制單元103或不同的控制單元)。控制單元通過將信號“0”應(yīng)用到配置輸入端CFG來將輸入端IN0連接到輸出端OUT?？刂茊卧ㄟ^將信號“1”應(yīng)用到配置輸入端CFG來將輸入端IN1連接到輸出端OUT。輸入端IN0被連接到時鐘信號CLK_1，并且輸入端IN1被連接到時鐘門201的輸出端OUT。

在多路復(fù)用器206的輸出端OUT_m處提供時鐘脈沖207以用于訪問待用域的數(shù)據(jù)。在輸出端OUT_m處，提供以下信號：

如果配置輸入端CFG為0，則時鐘脈沖207對應(yīng)于待用振蕩器101的時鐘信號CLK_1。

如果配置輸入端CFG為1，則時鐘脈沖207對應(yīng)于當待用振蕩器101的時鐘信號CLK_1已經(jīng)指示上升沿時剪掉主振蕩器102的時鐘信號CLK_2的一個時鐘脈沖。經(jīng)由上升沿檢測器203(其與核心域同步地操作)和同步器單元使這種上升沿的信息對時鐘門201的使能輸入端EN可用。與圖1的同步器單元104的輸出端Q相似，經(jīng)同步的待用時鐘信號將關(guān)于待用時鐘的相位的信息遞送到核心域。

主振蕩器102可以將其信號提供到邏輯204，其經(jīng)由寄存器205能夠設(shè)置多路復(fù)用器206以使用待用振蕩器信號或來自時鐘門201的在其輸出端處的信號。

提出的解決方案具有的優(yōu)點在于要求減小的芯片面積，還得到減少的功率量。另外，由快域?qū)β虻脑L問速率被顯著增大，因為快域不再需要等待直到慢域已經(jīng)“看見”該信息。

對于兩個實施例A和B，慢域的“原始”時鐘信號與快域同步并且可以在那里被使用。根據(jù)實施例A，該信號的上升沿可以得到由快域遞送到慢域的時鐘脈沖。在實施例B中，軟件可以讀取慢域的該時鐘信號的狀態(tài)并且可以在發(fā)出讀命令或?qū)懨钪暗却壿嫛?”電平。

作為一種選擇，軟件可以不接受在經(jīng)同步的信號的讀與可以比經(jīng)同步的信號的邏輯“0”電平相位持續(xù)更長時間(減去某種裕量)的讀/寫訪問之間的較高的優(yōu)先級中斷。

一種選擇在于，與經(jīng)同步的信號的邏輯電平中的變化有關(guān)的信息被轉(zhuǎn)發(fā)到核心域。在那里，對待用域的數(shù)據(jù)的訪問可以根據(jù)經(jīng)同步的信號的邏輯電平來安排。

另一選擇在于，對待用域的數(shù)據(jù)的訪問基于以邏輯電平的改變開始的時間窗口來安排。在這種情景下，設(shè)置計時窗口，該計時窗口在慢時鐘信號的邏輯狀態(tài)的下一相關(guān)改變之前結(jié)束。

尤其地，本文中提供的解決方案的優(yōu)點在于僅僅時鐘信號可以例如通過將一個時鐘信號利用另一時鐘信號來替換來同步，另一時鐘信號可以基于異步時鐘信號來生成。因此，代替將許多數(shù)據(jù)線路進行同步(其導(dǎo)致高電流消耗、要求額外的空間并導(dǎo)致延遲)，將時鐘信號進行同步是更有效的方法。

本文中建議的示例可以尤其是基于以下解決方案中的至少一個的。尤其地，可以利用以下特征的組合以便達到期望的結(jié)果。方法的特征可以與設(shè)備、裝置或系統(tǒng)的任何(一個或多個)特征進行組合，或者反之亦然。

提供了一種經(jīng)由第二時鐘訪問由第一時鐘驅(qū)動的第一域的數(shù)據(jù)的方法，其中對數(shù)據(jù)的訪問以在第一時鐘與第二時鐘之間的定義的相位關(guān)系來發(fā)生。

定義的相位關(guān)系尤其在慢時鐘的邊沿之后或者在慢時鐘示出穩(wěn)定的或定義的邏輯狀態(tài)或電平時。

每個時鐘可以包括兩個邏輯電平，即第一邏輯電平和第二邏輯電平，其中在各邏輯電平之間的轉(zhuǎn)變可以在給定時間或以給定速率發(fā)生。在各邏輯電平之間的轉(zhuǎn)變可以是上升沿或下降沿。

訪問數(shù)據(jù)可以包括：讀訪問、寫訪問、對值的生成、對寄存器的訪問、對計時器的訪問、等等。

提出的解決方案具有的優(yōu)點在于經(jīng)由第二(快)時鐘實現(xiàn)對第一域的數(shù)據(jù)的無沖突訪問。

提供的解決方案尤其使得能夠進行經(jīng)由(以與第一時鐘的頻率相比較高的頻率操作的)第二時鐘對存儲在(通常由第一時鐘以較低頻率操作的)第一域中的數(shù)據(jù)的有效訪問。

不要求笨重的且消耗能量的同步。相反，對數(shù)據(jù)的訪問可以(例如，經(jīng)由利用以第二、高頻率操作的第二時鐘的處理器)以第一時鐘和第二時鐘不產(chǎn)生干擾的方式來實現(xiàn)。這可以通過將可以用于第一時鐘(慢時鐘)的計時器操作的第二時鐘(快時鐘)的邊沿進行同步來實現(xiàn)。

要指出，“第一時鐘”可以被認為是“第一時鐘信號”，并且“第二時鐘”可以被認為是“第二時鐘信號”。因此，第一時鐘信號和第二時鐘信號可以被同步用于訪問數(shù)據(jù)。

要指出，經(jīng)由時鐘“訪問數(shù)據(jù)”可以是指處理單元，例如由(在振蕩器提供的頻率處得到時鐘信號)這種時鐘驅(qū)動的控制器或處理器，并且數(shù)據(jù)訪問可以由處理單元基于時鐘來提供。時鐘越快，處理單元的總體操作越快，并且反之亦然。處理單元可以利用時鐘(信號)的邊沿(例如，上升沿和/或下降沿)以執(zhí)行對數(shù)據(jù)的訪問。對數(shù)據(jù)的訪問可以包括以下中的至少一個：對數(shù)據(jù)進行寫、擦除、復(fù)制、讀、驗證。

術(shù)語“域”可以是指設(shè)備、設(shè)備的部分、電路的布置，其可以尤其包括被布置為以與該域相關(guān)聯(lián)的時鐘的頻率操作的處理單元。域還可以包括至少一個存儲器(例如，存儲器設(shè)備、寄存器、外部硬件、內(nèi)部硬件、等等)，其包括各自的域的處理單元可訪問的數(shù)據(jù)。本文中呈現(xiàn)的方法允許經(jīng)由不同的域訪問這種數(shù)據(jù)，不同的域為包括數(shù)據(jù)的第一域和第二域，第二域可以具有利用具有第二頻率的第二時鐘的第二處理單元。

在一個實施例中，第一時鐘可以是與第二時鐘異步的。

在一個實施例中，第一時鐘具有比第二時鐘更低的頻率。

要注意，第二時鐘的頻率可以顯著高于第一時鐘的頻率。例如，第一時鐘的頻率可以在千赫茲的數(shù)量級上，例如大約100kHz，并且第二時鐘的頻率可以在若干兆赫茲的數(shù)量級上，例如50MHz或更多。

在一個實施例中，第一時鐘具有第一周期時間，并且第二時鐘信號具有第二周期時間，第一周期時間包括第一邏輯電平的第一時間間隔和第二邏輯電平的第二時間間隔，第一時間間隔大于第二周期時間，并且第二時間間隔大于第二時鐘的周期時間。

第一時間間隔可以是接通部分，并且第二時間間隔可以是斷開部分，或者第一時間間隔可以是斷開部分，并且第二時間間隔可以是接通部分。

在一個實施例中，第二時鐘確定對第二域的數(shù)據(jù)的訪問或?qū)Φ谝挥虻臄?shù)據(jù)的快速訪問。

在一個實施例中，第一時鐘在第二時鐘至少被臨時停用時被啟用。

被啟用的時鐘意味著時鐘示出根據(jù)從第一邏輯電平到第二邏輯電平的定義的時序的邊沿，并且反之亦然。被禁用的時鐘意味著時鐘信號停留在定義的電平處。在低功率模式中，第二時鐘可以至少出于省電原因而被臨時禁用。

在一個實施例中，第一域包括由第一時鐘驅(qū)動的至少一個處理單元和至少一個處理單元能訪問的至少一個存儲器。

存儲器可以包括任何種類的存儲器，例如存儲器芯片、寄存器、硬盤、等等。

在一個實施例中，第二域包括由第二時鐘驅(qū)動的至少一個處理單元，其被布置為訪問第一域的存儲器。

在一個實施例中，第一域的數(shù)據(jù)被存儲在至少一個存儲器內(nèi)。

在一個實施例中，第一時鐘被用于在第二時鐘被關(guān)閉的情況下訪問第一域的數(shù)據(jù)。

在一個實施例中，基于第一時鐘來確定第二時鐘的周期，其中第二時鐘的周期被用于訪問第一域的數(shù)據(jù)。

周期可以是第二時鐘的任何部分，例如上升沿、下降沿、脈沖，其可以用作用于訪問第一域的數(shù)據(jù)的基礎(chǔ)。慢的第一時鐘可以因此提供一窗口(例如，在第一時鐘信號的上升沿直到第一時鐘信號的后續(xù)下降沿)，在該窗口期間，例如第二時鐘的上升沿可以被選擇以訪問第一域的數(shù)據(jù)。因此，第二時鐘的該上升沿(其出現(xiàn)在第一時鐘的接通相位期間的某個時刻處)被用于訪問第一域的數(shù)據(jù)。第一時鐘的邊沿可以因此與第二時鐘的邊沿是異步的；然而，對第一域的數(shù)據(jù)的訪問被實現(xiàn)為與第二時鐘同步地發(fā)生。

要指出，第二時鐘的第一上升沿、第二上升沿和第n個上升沿可以在第一時鐘的上升沿出現(xiàn)之后被選擇。

因此，第一(慢)時鐘的每個邊沿可以被用于啟動對第二時鐘的邊沿的選擇。在第一時鐘的邊沿之后，窗口啟動直到第一時鐘的相反的邊沿。該窗口可以確定用于選擇用于訪問第一域的數(shù)據(jù)的第二時鐘的(至少)一個邊沿的持續(xù)時間。在該持續(xù)時間內(nèi)，在第一時鐘的邊沿與第二時鐘的邊沿之間可以不發(fā)生沖突，因為第一時鐘信號要么在第一電平上要么在第二電平上并且不會在該窗口的持續(xù)時間內(nèi)改變。

因此，第二時鐘可以被成功地用于訪問(例如，讀和/或?qū)?第一域的數(shù)據(jù)。第二時鐘不必等待第一時鐘的對應(yīng)邊沿，其可能關(guān)于第二時鐘的高頻率相當罕見地出現(xiàn)。相反，(在以上定義的持續(xù)時間內(nèi)的)第二時鐘的邊沿可以被用于訪問第一域的數(shù)據(jù)。

在一個實施例中，第一時鐘的邊沿或第一時鐘的電平被用于選擇第二時鐘的至少一個邊沿。

第一(慢)時鐘信號可以因此不被用于實際上對慢域進行時鐘控制，但是其可以指示何時對慢域進行時鐘控制。因此，慢時鐘信號可以基于快時鐘來同步，并且快時鐘的時鐘周期可以被分配給慢時鐘域。這可以通過剪掉快時鐘的一個時鐘脈沖并使用這個作為用于訪問慢時鐘域的時鐘脈沖來發(fā)生。這可以導(dǎo)致兩個時鐘域被同步。

在一個實施例中，邊沿可以是上升沿或下降沿。

在一個實施例中，該方法還包括在當?shù)谝粫r鐘已經(jīng)從第二邏輯狀態(tài)改變?yōu)榈谝贿壿嫚顟B(tài)時的時間期間經(jīng)由第二時鐘訪問第一域的數(shù)據(jù)。在已經(jīng)檢測到從第二邏輯狀態(tài)到第一邏輯狀態(tài)的改變之后的預(yù)定時間量之后經(jīng)由第二時鐘訪問第一域的數(shù)據(jù)。

在一個實施例中，第一邏輯狀態(tài)對應(yīng)于邏輯“0”，并且第二邏輯狀態(tài)對應(yīng)于邏輯“1”，或者第一邏輯狀態(tài)對應(yīng)于邏輯“1”，并且第二邏輯狀態(tài)對應(yīng)于邏輯“0”，

將第一時鐘的邊沿與由第二時鐘發(fā)出的邊沿的部分同步避免任何沖突和故障。在這一點上，同步還稱為“掩蔽”、“濾波”或“選擇”。因此，第一時鐘信號可以觸發(fā)用于選擇第二時鐘信號的(至少)一個邊沿的準則。此外，對數(shù)據(jù)的訪問可以在當能夠受制于(基于第一時鐘的)數(shù)據(jù)訪問的第一時鐘的邊沿剛剛經(jīng)過并且邏輯狀態(tài)尚未恢復(fù)以提供相同類型的另一邊沿(例如，另一下降沿或另一上升沿，取決于使用情況情景)時的時間期間使用第二時鐘來執(zhí)行。換言之，如果第一時鐘的當前邏輯狀態(tài)不允許受制于對數(shù)據(jù)的訪問操作的邊沿，則第二時鐘可以被用于訪問第一域的數(shù)據(jù)而沒有沖突的風(fēng)險。然而，如果第一時鐘信號的當前邏輯狀態(tài)是使有效邊沿(例如，使有效數(shù)據(jù)訪問)出現(xiàn)的邏輯狀態(tài)，則第二時鐘可以不被用于訪問數(shù)據(jù)。相反，有效邊沿的轉(zhuǎn)變必須在經(jīng)由第二時鐘訪問數(shù)據(jù)之前被等待。

此外，提供了一種訪問數(shù)據(jù)的設(shè)備。該設(shè)備包括：第一域，其包括第一時鐘和用于存儲數(shù)據(jù)的至少一個存儲器；以及第二域，其包括第二時鐘和第二處理單元。第一時鐘和第二時鐘被設(shè)定為用于訪問數(shù)據(jù)的定義的相位關(guān)系。

在一個實施例中，第一時鐘以比第二時鐘更低的頻率操作。

在一個實施例中，第一時鐘具有第一周期時間，并且第二時鐘信號具有第二周期時間，第一周期時間包括第一邏輯電平的第一時間間隔和第二邏輯電平的第二時間間隔，第一時間間隔大于第二周期時間，并且第二時間間隔大于第二時鐘的周期時間。

在一個實施例中，第二處理單元被布置用于基于第一時鐘來確定第二時鐘的周期，其中第二時鐘的周期被用于訪問第一域的數(shù)據(jù)。

在一個實施例中，第二處理單元被布置用于在第一時鐘已經(jīng)從第二邏輯狀態(tài)改變?yōu)榈谝贿壿嫚顟B(tài)之后的時間期間經(jīng)由第二時鐘訪問第一域的數(shù)據(jù)。在已經(jīng)檢測到從第二邏輯狀態(tài)到第一邏輯狀態(tài)的改變之后的預(yù)定時間量之后經(jīng)由第二時鐘訪問第一域的數(shù)據(jù)。

在一個實施例中，第一域還包括至少一個第一處理單元，并且其中第二處理單元是第二域的部分。

在一個實施例中，第一域是待用域，并且第二域是核心域，其中第二時鐘以比第一時鐘更高的頻率操作。

在一個實施例中，第一時鐘在第二時鐘至少被臨時停用時被啟用。

另外，提出了一種用于經(jīng)由第二時鐘訪問由第一時鐘驅(qū)動的第一域的數(shù)據(jù)的設(shè)備。該設(shè)備包括：第一域，其包括第一時鐘和用于存儲數(shù)據(jù)的至少一個存儲器；以及第二域，其包括第二時鐘和第二處理單元。該設(shè)備還包括用于將第一時鐘和第二時鐘設(shè)定為用于訪問數(shù)據(jù)的定義的相位關(guān)系的單元。

提供了一種能直接加載到數(shù)字處理設(shè)備的存儲器中的計算機程序產(chǎn)品，包括用于執(zhí)行如本文中所描述的方法的步驟的軟件代碼部分。

在一個示例中，本文中描述的功能可以至少部分地被實施在諸如專用硬件組件或處理器的硬件中。更一般地，技術(shù)可以采用硬件、處理器、軟件或其任何組合來實施。如果被實施在軟件中，函數(shù)可以被存儲在計算機可讀介質(zhì)上或者作為一個或多個指令或代碼通過計算機可讀介質(zhì)發(fā)送并且由基于硬件的處理單元運行。計算機可讀介質(zhì)可以包括計算機可讀存儲介質(zhì)，其對應(yīng)于諸如數(shù)據(jù)存儲介質(zhì)的有形介質(zhì)或包括例如根據(jù)通信協(xié)議促進計算機程序從一個地方到另一地方的轉(zhuǎn)移的任何介質(zhì)的通信介質(zhì)。以這種方式，計算機可讀介質(zhì)一般可以對應(yīng)于(1)有形計算機可讀存儲介質(zhì)，其是非暫態(tài)的，或者(2)通信介質(zhì)，例如信號或載波。數(shù)據(jù)存儲介質(zhì)可以是可以由一個或多個計算機或一個或多個處理器訪問以取回用于實現(xiàn)在本公開內(nèi)容中描述的技術(shù)的指令、代碼和/或數(shù)據(jù)結(jié)構(gòu)的任何可用介質(zhì)。計算機程序產(chǎn)品可以包括計算機可讀介質(zhì)。

通過示例而非限制的方式，這樣的計算機可讀存儲介質(zhì)能夠包括RAM、ROM、EEPROM、CD-ROM或其他光盤存儲裝置、磁盤存儲裝置或其他磁性存儲設(shè)備、閃存或者能夠用于存儲形式為指令或數(shù)據(jù)結(jié)構(gòu)并且能夠由計算機訪問的期望程序代碼的任何其他介質(zhì)。此外，任何連接被適當?shù)孛麨橛嬎銠C可讀介質(zhì)，即計算機可讀傳輸介質(zhì)。例如，如果指令使用同軸線纜、光纖線纜、雙絞線、數(shù)字用戶線路(DSL)或諸如紅外、無線點和微波的無線技術(shù)從網(wǎng)站、服務(wù)器或其他遠程源被發(fā)送，則同軸線纜、光纖線纜、雙絞線、DSL或諸如紅外、無線點和微波的無線技術(shù)被包含在介質(zhì)的定義中。然而，應(yīng)當理解，計算機可讀存儲介質(zhì)和數(shù)據(jù)存儲介質(zhì)不包括連接、載波、信號或其他瞬態(tài)介質(zhì)而是相反涉及非瞬態(tài)有形存儲介質(zhì)。如本文中所使用的盤和磁盤包括緊湊盤(CD)、激光盤、光盤、數(shù)字多用盤(DVD)、軟盤以及藍光盤，其中磁盤通常磁性地再生數(shù)據(jù)，而磁盤利用激光光學(xué)地再生數(shù)據(jù)。以上的組合還應(yīng)當被包含在計算機可讀介質(zhì)的范圍內(nèi)。

指令可以由一個或多個處理器運行，一個或多個處理器例如為一個或多個中央處理單元(CPU)、數(shù)字信號處理器(DSP)、通用微處理器、專用集成電路(ASIC)、現(xiàn)場可編程邏輯陣列(FPGA)或其他等效集成或分立邏輯電路。因此，如本文中所使用的術(shù)語“處理器”可以是指前述結(jié)構(gòu)和適合于實現(xiàn)本文中描述的技術(shù)的任何其他結(jié)構(gòu)中的任何。另外，在一些方面中，本文中描述的功能可以被提供在被配置用于編碼和解碼的專用硬件和/或軟件模塊內(nèi)或被并入到組合的編解碼器中。此外，技術(shù)可以完全地被實現(xiàn)在一個或多個電路或邏輯元件中。

本公開內(nèi)容的技術(shù)可以被實現(xiàn)在包括無線電話、集成電路(IC)或IC的集合(例如，芯片集)的各種各樣的設(shè)備或裝置中。在本公開內(nèi)容中描述了各種組件、模塊或單元來強調(diào)被配置為執(zhí)行所公開的技術(shù)的設(shè)備的功能方面，但是不必要求由不同的硬件單元實現(xiàn)。相反，如以上所描述的，各種單元可以被組合在單個硬件單元中或由包括如以上所描述的一個或多個處理器的可互操作的硬件單元的匯集結(jié)合適當?shù)能浖?或固件來提供。

盡管已經(jīng)公開了本發(fā)明的各種示例性實施例，但是對于本領(lǐng)域技術(shù)人員將顯而易見的是，能夠在不脫離本發(fā)明的精神和范圍的情況下進行將實現(xiàn)本發(fā)明的優(yōu)點中的一些優(yōu)點的各種改變和修改。對于本領(lǐng)域明智的技術(shù)人員而言將顯而易見的是，執(zhí)行相同功能的其他組件可以被適當?shù)靥娲?。?yīng)當提到，參考具體附圖解釋的特征可以與其他附圖的特征進行組合，即使在其中并沒有明確地提到這一點的情況中。另外，本發(fā)明的方法可以使用適當?shù)奶幚砥髦噶钜匀寇浖崿F(xiàn)方式或者以利用硬件邏輯和軟件邏輯的組合來實現(xiàn)相同的結(jié)果的混合實現(xiàn)方式來實現(xiàn)。對本發(fā)明構(gòu)思的這樣的修改旨在由隨附權(quán)利要求涵蓋。