1.一種基于FPGA軟核采集ASCII形式數(shù)據(jù)的系統(tǒng)，其特征在于，該系統(tǒng)包括一塊數(shù)字信號(hào)處理芯片和FPGA芯片；
所述FPGA芯片中包括串口數(shù)據(jù)接收模塊、先入先出緩沖區(qū)FIFO、軟核microblaze、數(shù)據(jù)轉(zhuǎn)換模塊和第一雙口RAM；
所述串口數(shù)據(jù)接收模塊為在FPGA中創(chuàng)建的軟件模塊，用于接收外部輸入的ASCII形式數(shù)據(jù)，并將該ASCII形式數(shù)據(jù)發(fā)送至FIFO中；
所述FIFO在FPGA的IP核中創(chuàng)建，F(xiàn)IFO數(shù)據(jù)類型為8位，F(xiàn)IFO輸出接口包括8位輸出數(shù)據(jù)線、1位讀數(shù)據(jù)線和1位非空數(shù)據(jù)線；
所述microblaze具有10根GPIO口分別與FIFO的10根數(shù)據(jù)線一一對(duì)應(yīng)連接；在microblaze中創(chuàng)建第二雙口RAM，所述第二雙口RAM數(shù)據(jù)位為32位；microblaze讀取FIFO的非空數(shù)據(jù)線中電位，當(dāng)FIFO中有數(shù)據(jù)時(shí)，F(xiàn)IFO非空數(shù)據(jù)線變?yōu)榈碗娢?，該低電位由microblaze獲取后，microblzae通過對(duì)FIFO的讀數(shù)據(jù)線進(jìn)行置位，F(xiàn)IFO的讀數(shù)據(jù)線置位后，microblaze通過FIFO的8位輸出數(shù)據(jù)線讀取FIFO中數(shù)據(jù)，microblaze將讀取的數(shù)據(jù)進(jìn)行解析，提取其中所需信息，將該所需信息發(fā)送到microblaze中的第二雙口RAM中；
所述數(shù)據(jù)轉(zhuǎn)換模塊將所需信息從第二雙口RAM中讀取出來，并將第二雙口RAM中的所述所需信息進(jìn)行數(shù)據(jù)位轉(zhuǎn)換將32位數(shù)據(jù)轉(zhuǎn)換為16位，將轉(zhuǎn)換結(jié)果存入第一雙口RAM中；
所述第一雙口RAM在FPGA的IP核中創(chuàng)建，第一雙口RAM的數(shù)據(jù)位為16位；第一雙口RAM與數(shù)字信號(hào)處理芯片相連接；所述數(shù)字信號(hào)處理芯片從第一雙口RAM中讀取上述轉(zhuǎn)換結(jié)果，實(shí)現(xiàn)數(shù)字信號(hào)處理芯片對(duì)ASCII形式數(shù)據(jù)的接收。